11(换言之，半导体本体102的部分111)的半导体本体102。
[0046]根据各种实施例，半导体本体区域111可以包括半导体芯片200的有源区域或集成电路。半导体本体区域111可以具有第一表面102t(例如半导体本体区域111的顶面102t)和与第一表面102t相对的第二表面102b(例如半导体本体区域111的底面102b)。换言之，半导体本体区域111可以在第一表面102t与第二表面102b之间延伸。
[0047]根据各种实施例，电容性结构230可以包括至少基本上从第一表面102t延伸到第二表面102b的第一电极区域230a。第一电极区域230a可以包括电传导材料，例如金属、金属合金、硅化物(例如硅化钛、硅化钼、硅化钽或硅化钨)、传导性聚合物、多晶硅半导体或者掺杂半导体，例如钨、铝、铜、多晶硅或掺杂硅。电传导材料可以具有大于大约IS/m的电导率(在室温和恒定电场方向下测量)，例如大于大约102S/m，例如大于大约104S/m。
[0048]根据各种实施例，从第一表面102t延伸到第二表面102b可以被理解为延伸(竖直地)通过半导体芯片200的半导体本体102。至少基本上从第一表面120t延伸到第二表面102b的区域(例如第一电极区域230a)可以指代该区域的沿着从第一表面102t到第二表面102b的方向(例如垂直于第一表面102t的方向)的延伸(换言之，竖直延伸)。至少基本上从第一表面102t延伸到第二表面102b的区域的延伸可以大于沿着从第一表面102t到第二表面102b的方向的第一表面102t与第二表面102b之间的距离的大约80%，例如大于大约90%，例如大于大约95%。根据各种实施例，区域可以完全从第一表面102t延伸到第二表面102b。换言之，区域可以延伸通过半导体本体102或者半导体本体区域111的整个厚度。
[0049]根据各种实施例，电容性结构230还可以包括布置成与第一电极区域230a邻近的第二电极区域230b。类似于第一电极区域230a，第二电极区域230b可以包括电传导材料。第一电极区域230a可以以一定的距离与第二电极区域230b间隔开。
[0050]根据各种实施例，电容性结构230还可以包括在第一电极区域230a与第二电极区域230b之间延伸的电绝缘区域230 i。电绝缘区域230 i可以包括电绝缘材料，例如介电材料，例如高k电介质或低k电介质。例如，电绝缘材料可以包括树脂、抗蚀剂、半导体氧化物、金属氧化物、陶瓷、半导体氮化物、金属氮化物、半导体碳化物、金属碳化物、玻璃(例如氟硅酸盐玻璃(FSG))、硅化物(例如硅酸铪或硅酸锆)、氮氧化硅、过渡金属氧化物(例如二氧化铪或二氧化锆)、电绝缘聚合物(例如苯并环丁烯(BCB)或聚酰亚胺(PI))、或者未掺杂半导体(例如未掺杂硅)(例如第一电极区域230a与第二电极区域230b之间的半导体本体102的未掺杂部分，例如第一电极区域230a与第二电极区域230b之间的半导体本体102的氧化部分)。电绝缘材料可以具有小于大约10—2S/m的电导率(在室温下并且在恒定的电场方向测量的)，例如小于大约10—5S/m，例如小于大约10—7S/m。
[0051 ]根据各种实施例，电绝缘区域230i可以被配置成使第一电极区域230a与第二电极区域230b电绝缘。另外，电绝缘区域230i可以定义电容性结构230的电气性质，例如介电强度或泄漏电流。换言之，电绝缘区域230i可以承受第一电极区域230a与第二电极区域230b之间的最高达某个场强的电场而没有发生故障(换言之，而没有经历其绝缘性质的故障，例如基本上没有改变其导电性)。可以通过在第一电极区域230a与第二电极区域230b之间施加电压(例如偏置电压)来提供第一电极区域230a与第二电极区域230b之间的电场。
[0052]根据各种实施例，芯片裂纹110传播到第一电极区域230a中或者到电绝缘区域230 i中可以改变电容性结构230的电气性质。例如，如果电绝缘区域230i例如由于裂纹110传播到电绝缘区域230i中而受到损害，则电容性结构230的介电强度可能被改变(例如减小)。
[0053]图2B在平面视图或者沿着线205(参见图2A)得到的横截面视图中图示根据各种实施例的半导体芯片200。第一电极区域230a和第二电极区域230b可以沿着横向方向环绕半导体本体区域111。换言之，电容性结构230可以被形成为环形结构，例如电容性结构230可以沿着环绕半导体本体区域111的闭合路径延伸。
[0054]第一电极区域230a可以环绕第二电极区域230b，如图2B中所图示的。替选地，根据各种实施例，第二电极区域230b可以部分环绕第一电极区域230a。这两个配置可以产生沿着横向方向至少部分环绕半导体本体区域111的电容性结构230。
[0055]根据各种实施例，电容性结构230可以克服如本文中所描述的传播到半导体本体区域111中的有可能未检测到的芯片裂纹110。向半导体芯片200施加以使芯片裂纹110的传播继续到裂纹检测区域中的应力测试可以有可能变得不必要，因为如图2A和图2B中所图示的由电容性结构230提供的裂纹检测区域可以扩展到其中芯片裂纹110的传播初始出现的区域中。芯片裂纹110传播到半导体本体区域111中可能需要至少部分穿过电容性结构230以进入半导体本体区域111。例如，可以避免在芯片检测区域下方通过的芯片裂纹110，因为电容性结构230可以基本上延伸通过半导体本体102。
[0056]图2C在平面视图或者沿着线205(参见图2A)得到的横截面视图中图示根据各种实施例的半导体芯片250。第一电极区域230a和第二电极区域230b可以沿着半导体本体102的侧壁102s延伸。在半导体本体102的侧壁102s处出现的芯片裂纹110(例如在锯切晶片之后)可以穿过电容性结构230，因为电容性结构230可以布置成与半导体本体102的侧壁102s相邻(adjacent)。另外，可以减小在芯片检测区域下方通过的芯片裂纹110的出现，因为电容性结构230可以基本上从第一表面102t延伸到第二表面102b，如本文中所描述的。
[0057]根据各种实施例，电容性结构230可以形成为包括开口230ο或间隙230ο的环形结构。开口 230ο可以定义电容性结构230的开口宽度(例如间隙宽度)。开口宽度可以对应于电容性结构230与开口 230ο相邻的部分之间的距离。开口 230ο可以提供被嵌入在半导体本体102(或者其他嵌入式电路结构)中的引线通过其可以从半导体本体区域111外部延伸进入半导体本体区域111中的区域(例如通道)。
[0058]根据各种实施例，至少部分环绕半导体本体区域111的区域(例如第一或第二电极区域230a、230b或电容性结构230)可以理解为包括开口 230ο的区域，开口 230ο中断该区域沿着其环绕半导体本体区域111的路径。开口 230ο的宽度可以小于区域沿着其环绕半导体本体区域111的路径的长度。开口 230ο的宽度可以例如小于环绕半导体本体区域111的路径的长度的大约50%，例如小于其大约25%，例如小于其大约10%。至少部分环绕半导体本体区域111的区域还可以理解为包括多于一个开口 230ο(例如两个、三个、四个或者多于四个开口 230ο)的区域。根据各种实施例，至少部分环绕半导体本体区域111可以包括完全环绕半导体本体区域111的情况。
[0059]图3Α在平面视图中图示根据各种实施例的半导体芯片300(类似于图2Β和图2C)。电容性结构230可以电耦合到测量电路310。测量电路310可以被配置成检测传播到电容性结构230中的芯片裂纹。测量电路310可以集成到半导体芯片300中，例如布置在半导体本体区域111中。替选地，测量电路310可以与半导体芯片300分离，例如，测量电路310可以是分立电路的部分，例如与半导体芯片300电耦合的外部芯片的部分，例如检测单元或测量设备310(也称为监测单元或看门狗)。
[0060]电容性结构230可以包括第一电极区域230a、第二电极区域230b以及在第一电极区域230a与第二电极区域230b之间的电绝缘区域230i (图3A中未示出，参见例如图2A到图2C)。根据各种实施例，测量电路310可以被配置成电分析电容性结构230，例如测量电容性结构230的介电强度或者电容性结构230的泄漏电流，换言之，在第一电极区域230a与第二电极区域230b之间。因此，测量电路310可以被配置成在第一电极区域230a与第二电极区域230b之间施加电压并且测量电容性结构的特征变量，例如第一电极区域230a与第二电极区域230b之间的电流，该电流对应于该电压。测量电路310还可以被配置成基于所测量的电流来标识传播到电容性结构230或者半导体本体区域111中的芯片裂纹。
[0061]替选地，根据各种实施例，测量电路310可以被配置成在第一电极区域230a与第二电极区域230b之间施加电流(例如偏置电流)并且测量电容性结构230的特征变量，例如第一电极区域230a与第二电极区域230b之间的电压，该电压对应于该电流。测量电路310还可以被配置成基于所测量的电压来标识传播到电容性结构230或者半导体本体区域111中的芯片裂纹。
[0062]换言之，测量电路310可以被配置成通过对电容性结构230进行电气表征来测量电容性结构230的特征变量的值。另外，测量电路310可以被配置成基于特征变量的所测量的值来确定裂纹。
[0063]图3A中示例性地示出根据各种实施例的测量电路310布局。除了图3A中图示的测量电路310，可以使用其他测量电路310布局来对电容性结构230进行电气表征。
[0064]如图3A中所图示的，测量电路310可以包括可以电耦合到第一电极区域230a的第一连接器310a以及可以电耦合到第二电极区域230b的第二连接器310b。替选地，第一连接器310a可以电耦合到第二电极区域230b并且第二连接器310b可以电耦合到第一电极区域230a。另外，测量电路310可以包括电压源312b、比较器316以及另外的电路部件314(例如电阻器、电容器、二极管、电感器或者其他电气部件)。
[0065]根据各种实施例，测量电路310可以被配置成在第一电极区域230a与第二电极区域230b之间施加偏置电压。因此，第一连接器310a可以耦合到电压源312b(例如用于供应偏置电压)并且第二连接器310b可以耦合到电气接地。
[0066]另外，第一连接器310a可以耦合到比较器316的第一输入。比较器316可以被配置成将親合到比较器316的第一输入的电压与親合到比较器316的第二输入的参考电压312r相比较。比较器316还可以被配置成在比较器316的第一输入与第二输入之间的电压差大于预定差值的情况下输出第一信号并且在比较器316的第一输入与第二输入之间的电压差小于预定差值的情况下输出第二信号。
[0067]传播到电容性结构230中的芯片裂纹可以改变例如电绝缘区域230i的介电强度，从而导致比较器316的第一输入与第二输入之间的电压差的变化。响应于芯片裂纹传播到电容性结构230中，测量电路310可以输出第一信号，第一信号可以被进一步处理(或计算)以改变半导体芯片300的操作模式。另外的电路部件314可以被配置成调节测量电路310的检测行为(也称为输出行为)，例如检测时间、检测延迟或检测灵敏度。
[0068]根据各种实施例，第一信号和第二信号可以是可以由测量电路310可以提供的看门狗信号的部分。看门狗信号可以被进一步处理(或计算)以控制(例如改变)半导体芯片300的操作模式。
[0069]根据各种实施例，半导体芯片可以是晶片702的部分，其中半导体芯片可以被晶片702的切口区域142(未示出，参见例如图7A中的半导体芯片700)环绕(沿着横向方向)。在切口区域142中，晶片702可以被指定为要被切削，例如被锯切、被铣削、被切割等，以使半导体芯片与晶片702分离(参见图7A)。为了检测在使半导体芯片与晶片702分离期间生成的芯片裂纹，电容性结构230可以布置在切口区域142与半导体芯片的半导体本体区域111之间。
[0070]根据各种实施例，电容性结构230可以布置在切口区域142与半导体芯片的密封环120之间，如图3A中所图示的。替选地，根据各种实施例，电容性结构230可以布置在半导体芯片的密封环120与半导体芯片的半导体本体区域111之间。
[0071]图3B在平面视图中图示根据各种实施例的半导体芯片350(类似于图2B和图2C)，其中半导体芯片350可以包括另外的电容性结构330，另外的电容性结构330可以沿着横向方向至少部分环绕半导体芯片350的另外的半导体本体区域311。在一个或多个实施例中，另外的半导体本体区域311可以被半导体本体区域111环绕。
[0072]类似地，根据各种实施例，半导体芯片可以包括多个电容性结构，其中多个电容性结构中的每个电容性结构可以至少部分环绕至少一个半导体本体区域。
[0073]根据各种实施例，多个电容性结构中的第一电容性结构(例如230)可以环绕多个电容性结构中的第二电容性结构(例如330)，如图3B中示例性地图示的。替选地，根据各种实施例，多个电容性结构中的第一电容性结构(例如230)和多个电容性结构中的第二电容性结构(例如330)可以并排布置。
[0074]图4A到图4F分别在横截面视图中(例如在沿着线201得到的横截面视图中或者在与沿着线201或301得到的横截面视图类似的横截面视图中)图示在处理半导体芯片400期间(例如在根据各种实施例的形成电容性结构230的方法期间)的半导体芯片400。
[0075]图4A在横截面视图中图示在处理阶段的半导体芯片400。例如，根据各种实施例，半导体芯片400可以是在初始处理阶段的半导体芯片，半导体芯片400被指定用于形成半导体芯片400中(例如半导体本体区域111中)的集成电路结构。替选地，根据各种实施例，半导体芯片400可以是包括集成电路结构的完全处理后的半导体芯片。例如，半导体芯片400可以是晶片702的部分并且可以被指定为与晶片702分离或者半导体芯片400可以是晶片级封装件的部分。
[0076]半导体芯片400可以包括具有半导体本体区域111的半导体本体102。根据各种实施例，半导体本体102中可以形成有与半导体本体区域111相邻的至少一个沟槽430，例如盲沟槽430(类似于盲孔)。沟槽430可以在半导体本体区域111上定义侧壁430s。
[0077]沟槽430可以被形成为使得沟槽430可以从半导体芯片400的第一表面302t(例如顶表面)延伸到半导体本体102中。换言之，沟槽430可以被形成为使得沟槽430可以竖直延伸到半导体本体102中。可以通过执行根据半导体技术已知的任何方法(例如通过蚀刻或锯切)来形成沟槽430。沟槽430可以被形成为延伸到半导体本体区域111的底部部分中(也称为深