管的相关参数包括；Vds =0. lV，Vg2 = 3. 8V，W1 = 0. 2um，Lg = 0. 4um和 P 型阱渗杂浓度=6X10"cm3。图 14B 绘示TCAD模拟实验中实施例的无 STI晶体管的特性曲线，其中是变化不同通道长度 Lg为0. 25μπι、0. 3μπι和0. 4μπι。图14B中，无 STI晶体管的相关参数包括Vds = 0.1 V， Vg2 = 3. 8V，W1 = 0. 2um，W2 = 0. ΙμL?，和 P 型阱渗杂浓度=6X10"cm3。图 14A 和图 14B 的结果是指出窄通道（narrow-width)效应和短通道（skxrt-channel)效应是镜向的。再 者，当W2 = 0. 2um，有源元件之间的空间距离可W减缩至仅0. 08 μ m，且也没有观察到会引 起注意的漏电流增加幅度。
[008引图15A为TCAD模拟实验中，一实施例的无 STI晶体管沿着XY-平面的剖面图，其中 是在有源元件的接触区域上标示施加电压。图15B-图1抓绘示TCAD模拟实验中实施例的 无 STI晶体管的ID-VG特性曲线，其中图15B的Vg2 = 0V和Vdl = 0.1 V，图15C的Vg2 = ον 和 Vdl = 3. 8V，图 15D 的 Vg2 = 3. 8V 和 Vdl = 0.1 V，W及图 15E 的 Vg2 = 3. 8V 和 Vdl =3. 8V。根据图15B-图15D的仿真实验结果显示，不论偏压状况，晶体管"Gate-2"的都维 持极微小的漏极电流，表示有优异的场绝缘效果。
[0090] 图16绘示TCAD模拟实验中实施例的无 STI晶体管中的I-Vdl特性曲线，其中Vg2 =3.8V和Vgl = 3.8V，且Idl曲线代表晶体管"Gate-1"的漏极电流，Id2曲线代表晶体 管"Gate-2"的漏极电流，W及Ip-well曲线代表P型阱的电流。根据图16的仿真实验结果 显示，当Vdl增加时，P型阱电流也随之上升。但即使当Vdl增加至8V时，晶体管"Gate-2" 的漏极电流Id2仍维持无限小。
[0091] 综上所述，应用实施例的有源元件的半导体元件中，其各有源元件是利用一导电 护栏结构（如多晶娃栅极）来定义通道长度和宽度。实施例的半导体元件可包括NM0S、PM0S 或CMOS。对NM0S，N+结是被导电护栏结构（如多晶娃栅极）包围，因此使有源元件（无 STI)可被导电护栏结构（如多晶娃栅极）而自隔离（self-isolated)。再者，导电护栏结 构外侧的区域（即扩散区域DI巧可W渗杂P型不纯物W达到场绝缘。实施例的半导体布 局设计可使半导体元件完全免除于任何STI边缘效应，例如双峰次临界漏电流、崩溃电压 下降、不同STI布局的差异等等，而可成功地解决传统半导体元件会遭遇到STI边缘效应的 问题。再者，由于实施例的有源元件没有如传统的扩散区域DIF和多晶娃栅极之间交叠和 延伸方式的存在，因此有源元件的设置间距（pitch)得W再进一步缩减。另外，模拟实验的 结果也证明了实施例的半导体元件可达到良好的场绝缘W及无法引起注意的漏电流增幅。
[0092] 综上所述，虽然本发明已W实施例掲露如上，然其并非用W限定本发明。本发明所 属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润 饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。
【主权项】
1. 一种半导体元件，包括： 一基板； 一第一阱具有一第一导电态并自该基板的一表面向下延伸； 一扩散区域（diffusion region)掺杂该第一导电态的不纯物并自该第一讲的一表面 向下延伸； 多个有源元件形成于该扩散区域内，且这些有源元件彼此相距地设置， 其中这些有源元件是通过该扩散区域而彼此电性绝缘。2. 根据权利要求1所述的半导体元件，其中这些有源元件之一包括： 一导电护栏结构（conductive guarding structure)形成于该扩散区域上；和 一轻掺杂区域（light doping region)具有一第二导电态，且该轻掺杂区域自该扩散 区域的一表面向下延伸并对应地位于该导电护栏结构之内，其中位于相邻的这些有源元件 之间的一隔离区域（isolating region)是由这些相邻有源元件的这些导电护栏结构所定 义。3. 根据权利要求2所述的半导体元件，其中该导电护栏结构包括： 一中间部（middle portion)，其中该中间部是作为该有源元件的一栅极，且该中间部 沿着一第一方向具有一通道宽度（channel width,W'）和沿着一第二方向具有一通道长度 (channel length, Lg)； 一第一护部（first guarding portion),连接该中间部的一侧以定义位于该扩散区域 的一第一区域（first region)，其中该第一区域是由该第一护部和该中间部围绕而成；和 一第二护部（second guarding portion),与该第一护部相对并连接该中间部的另一 侧以定义位于该扩散区域的一第二区域（second region)，其中该第二区域是由该第二护 部和该中间部围绕而成，其中该第一区域和该第二区域是位于该轻掺杂区域内，而该第一 区域和该第二区域是相隔开该通道长度的一距离。4. 根据权利要求3所述的半导体元件，其中这些有源元件之一更包括： 一第一接触区域（first contact region)具有该第二导电态并形成于该导电护栏结构 的该第一区域内，且该第一接触区域是与该第一护部和该中间部相距； 一第二接触区域（second contact region)具有该第二导电态并形成于该导电护栏结 构的该第二区域内，且该第二接触区域是与该第二护部和该中间部相距；和 一第一接点（first contact)形成于该第一接触区域，以及一第二接点（second contact)形成于该第二接触区域。5. 根据权利要求1所述的半导体元件，其中当该半导体元件为一低压（LV)元件时，相 邻的这些有源元件之间的一间距（space, S)是在0. 18 μ m toO. 28 μ m的范围内；当该半导 体元件为一高压（HV)元件时，相邻的这些有源元件之间的一间距（space，S)是在0.8μπι to 1. 2μπι的范围内。6. 根据权利要求1所述的半导体元件，其中相邻的这些有源元件之间的一间距 (space，S)处是无浅沟道隔离（Shallow trench isolation，STI)。7. -有源元件，形成于一基板处的具有一第一导电态的一扩散区域内，该有源元件包 括： 一导电护栏结构（conductive guarding structure)，包括： 一中间部（middle portion); 一第一护部（first guarding portion),连接该中间部的一侧以定义位于该扩散区域 的一第一区域（first region)，其中该第一区域是由该第一护部和该中间部围绕而成；和 一第二护部（second guarding portion),与该第一护部相对并连接该中间部的另一 侧以定义位于该扩散区域的一第二区域（second region)，其中该第二区域是由该第二护 部和该中间部围绕而成； 一第一接触区域（first contact region)具有一第二导电态并形成于该导电护栏结构 的该第一区域内，且该第一接触区域是与该第一护部和该中间部相距；和 一第二接触区域（second contact region)具有该第二导电态并形成于该导电护栏结 构的该第二区域内，且该第二接触区域是与该第二护部和该中间部相距。8. 根据权利要求7所述的有源元件，其中该中间部是作为该有源元件的一栅极，且该 中间部沿着一第一方向具有一通道宽度（channel width，W'）和沿着一第二方向具有一通 道长度（channel length，Lg)，而该第一区域和该第二区域是相隔开该通道长度的一距离； 而该有源元件更包括： 一轻掺杂区域（light doping region)具有该第二导电态，且该轻掺杂区域自该扩散 区域的一表面向下延伸并位于对应该导电护栏结构之内，其中该第一区域和该第二区域是 位于该轻掺杂区域内； 一第一接点（first contact)形成于该第一接触区域，以及一第二接点（second contact)形成于该第二接触区域， 其中围绕该有源元件的一周边区域（peripheral area)为重掺杂该第一导电态的该扩 散区域且无浅沟道隔离（Shallow trench isolation, STI)。9. 根据权利要求7所述的有源元件，其中该第一区域和该第二区域沿着一第一方向各 具有一宽度W，和该第一护部和该第二护部沿着该第一方向各具有一宽度W2,而该有源兀 件的一有效通道宽度（effective channel width)为 W+2XW2。10. 根据权利要求7所述的有源元件，为一高压（HV)元件，其中该第一护部和该第二护 部各具有一宽度W2,该第一接触区域和该第二接触区域分别与该第一护部和该第二护部各 相隔一距离cU set，其中2. 5XW2彡cUset彡5XW2。
【专利摘要】本发明公开了一种有源元件及应用其的半导体元件，该半导体元件包括一基板；一第一阱具有一第一导电态并自基板的表面向下延伸；一扩散区域掺杂第一导电态的不纯物并自第一阱的表面向下延伸；和多个有源元件形成于扩散区域内，且这些有源元件彼此相距地设置。有源元件是通过扩散区域而彼此电性绝缘。实施例的有源元件是通过一导电护栏结构而自隔离(self-isolated)。因此，包括实施例的无浅沟道隔离(STI)的有源元件的半导体元件不会有STI边缘所造成的问题。
【IPC分类】H01L29/78, H01L27/02, H01L29/06
【公开号】CN105655328
【申请号】
【发明人】吕函庭
【申请人】旺宏电子股份有限公司
【公开日】2016年6月8日
【申请日】2014年11月13日