AD模拟实验中实施例的无 STI晶体管中的I-Vdi特性曲线。
[0032] 【符号说明】
[0033] 10、20 ;有源元件
[0034] 12、PW;第一阱
[0035] 111 ;第一接触区域
[0036] 113;第二接触区域
[0037] 115;栅极接点
[0038] 135 ;通道
[00測 22 ;轻渗杂区域
[0040] 24;间隔物
[0041] 201;导电护栏结构
[0042] 201m;中间部
[0043] 2011 ;第一护部
[0044] 2012 ;第二护部
[0045] 201a ;第一区域
[0046] 20化；第二区域
[0047] 211 ;第一接触区域
[0048] 213 ;第二接触区域
[0049] 251 ;第一接点
[0050] 253 ;第二接点
[0051] 255;栅极接点
[005? S ;基板
[00閲 DIF ;扩散区域
[0054] PG ;多晶娃栅极 [00财 STI ;绝缘物
[005引 G0X ;栅极氧化层
[0057] S1 ;第一隔离距离
[0058] S2 ;第二隔离距离
[0059] W' ；有效通道宽度
[0060] W;第一区域和第二区域的宽度
[0061] W2 ;第一护部和第二护部的宽度 [00的]Lg ;通道长度
[0063] cUset :接触区域到第一护部/第二护部的最小距离
【具体实施方式】
[0064] 在本
【发明内容】
的实施例中，是提出一有源元件及应用其的一半导体元件。实 施例的有源元件是W-导电护栏结构（conductive guarding structure)达到自隔离 (se 1 f-isolated)，例如是一多晶娃护栏结构也做为有源元件的栅极。而应用实施例的 无 STI有源元件的半导体元件可成功地解决传统半导体元件所存在的STI边缘效应（STI edge issues)。本发明的实施例可应用于许多不同态样的低压（LV)半导体元件和高压 (HV)半导体元件，本发明并不W某应用态样为限。W下是提出实施例，配合图示W详细说明 本发明所提出的其中一种有源元件及一半导体元件的新布局。然而本发明并不仅限于此。 实施例中的叙述，如细部结构、相关元素的尺寸和材料选择等等，仅为举例说明之用，并非 对本发明欲保护的范围做限缩。
[0065] 再者，本发明并非显示出所有可能的实施例。可在不脱离本发明的精神和范围内 对结构和工艺加 W变化与修饰，W符合实际应用的需要。因此，未于本发明提出的其他实施 态样也可能可W应用。再者，图式上的尺寸比例并非按照实际产品等比例绘制。因此，说明 书和图示内容仅作叙述实施例的用，而非作为限缩本发明保护范围之用。
[0066] 图4为本发明实施例的一半导体元件的布局。图5A为本发明实施例的一半导体 元件的一有源元件的示意图。图5B为图5A中有源元件的一导电护栏结构的爆炸图。图6 是绘示图4的半导体元件中两个相邻有源元件的示意图。请参照图4-图6。
[0067] 实施例中，一半导体元件包括一基板S，具有一第一导电态（例如P型）的一第一 阱PW，一扩散区域DIF和多个有源元件20形成于扩散区域DIF内（图4和图6)。第一阱 PW是自基板S的一表面向下延伸，而具有第一导电态（例如P型）的扩散区域DIF是自第 一阱PW的一表面向下延伸（图6)。如图4所示，送些有源元件20彼此相距地设置，且所有 有源元件20皆形成于连续的一扩散区域DIF内，其中有源元件20是通过扩散区域DIF而 彼此电性绝缘。没有浅沟道隔离（Shallow trench isolation, STI)存在于两相邻有源元 件20之间。在一实施例中，扩散区域DIF是重度渗杂具第一导电态的不纯物，如P+，W提供 场绝缘（field isolation)。
[0068] 再者，各有源元件20包括一导电护栏结构（conductive guarding structure) 201 形成于扩散区域DIF上，和一轻渗杂区域（li曲t doping region) 22具有一第二导电态 (例如N-)，且轻渗杂区域22自扩散区域DIF的一表面向下延伸并对应地位于导电护栏结 构201之内。根据实施例，位于相邻的有源元件20之间的一隔离区域（isolating region) (例如图中标示隔离距离SI或S2的区域），是由相邻有源元件20的导电护栏结构201所 定义。如图4所示，沿着第一方向如X-方向排列的相邻有源元件20是W具有第一隔离距 离S1的隔离区域所隔绝，而沿着第二方向如y-方向排列的相邻有源元件20是W具有第二 隔离距离S2的隔离区域所隔绝。第一隔离距离S1和第二隔离距离S2可W不相等或相等。 一实施例中，第一隔离距离S1是相等于第二隔离距离S2。根据实施例，相邻的有源元件20 之间的空间（S1/S2)是无浅沟道隔离（STI)存在，因此实施例的设计可使半导体元件完全 免除于任何STI边缘效应（例如双峰次临界漏电流、崩溃电压下降、不同STI布局的差异， 等等）。
[0069] -实施例中，导电护栏结构201包括一中间部（middle portion) 201m、一第一护 部巧rst guarding po;rtion) 2011 和一第二护部（second guarding portion) 2012,如图 5A和图5B所示。第一护部2011连接中间部201m的一侧，W定义出位于扩散区域DIF的一 第一区域（first region) 201曰。第二护部2012是与第一护部2011相对并连接中间部201m 的另一侧，W定义出位于扩散区域DIF的一第二区域（second region) 20化。因此，第一区 域201a是由第一护部2011和中间部201m围绕而成，第二区域20化是由第二护部2012和 中间部201围绕而成。
[0070] 如图4所示，有源元件20中第一区域201a和第二区域20化是位于轻渗杂区域22 内。轻渗杂区域22是包围第一区域201a和第二区域20化但与其相隔一距离。一实施例 中，轻渗杂区域22是位于对应第一护部2011和第二护部2012处。例如轻渗杂区域22的 边界（即图4和图5A中一有源元件20内的虚线所指）是实质上对应第一护部2011和第 二护部2012边宽的中间，如图4和图5A所示。
[0071] 再者，各有源元件20更包括具有第二导电态（例如N+)并形成于导电护栏结构 201的第一区域201a内的一第一接触区域（first contact region)211，和具有第二导电 态（例如N+)并形成于导电护栏结构201的第二区域20化内一第二接触区域（second contact region) 213。且第一接触区域211是与第一护部2011和中间部201m相隔开来， 第二接触区域213是与第二护部2012和中间部201m相隔开来。一实施例中，第一接触区 域211和第二接触区域213可分别做为有源元件20的一漏极区域（化ain region)和一源 极区域（source region)。
[0072] 如图6所示，各有源元件20更包括一第一接点（first contact) 251 (例如是做为漏 极）形成于第一接触区域211，W及一第二接点（second contact) 253 (例如是做为源极） 形成于第二接触区域213。再者，一栅极接点（gate contact)255是接触导电护栏结构201。 一实施例中，栅极接点255可W形成于导电护栏结构201的中间部201m的第Η接触区域 215上，其中栅极接点255对应地位于轻渗杂区域22内。然而，栅极接点255并不限制于图 示中所绘示的位置，也可能形成于其他位置，只要栅极接点255能与导电护栏结构201电性 连接即可。
[0073] 在制造过程中，导电护栏结构201的开口（对应第一区域201a和第二区域20化） 形成后，是W渗杂少量第二导电态（如N-)不纯物的方式于导电护栏结构201下方形成轻 渗杂区域22,如图6所示。之后，于开口处形成适当尺寸的间隔物（spacers,如氧化物）24 W定义出第一接触区域211和第二接触区域213。由于第一接触区域211和第二接触区域 213的面积甚小（特别是对应用于小型电子产品的半导体元件），可先形成第一接点251、第 二接点253和栅极接点255,再W插塞注入（plug implant)方式渗杂高浓度的第二导电态 不纯物（如N+)于送些接点下方。然而，本发明并不限于此制造方式。如前叙述的步骤仅 为举例说明之用，可视实际应用的条件所需而做适当的调整或变化。
[0074] 根据一实施例，导电护栏结构201的材质可W是多晶娃，而导电护栏结构201的中 间部201m可做为有源元件20的栅极（即多晶娃栅极）。图7绘示本发明实施例的图4中 的两个相邻有源元件，W及在有源元件的源极和漏极之间漏极电流的示意图。请同时参照 图4和图7。做为有源元件20的栅极的导电护栏结构201的中间部201m，是在沿着第一方 向（如X-方向）上具有一有效通道宽度（effective channel wi化h)W'，在沿着第二方向 (如厂方向）上具有一通道长度（channel length)Lg。
[00巧]一实施例中，第一方向（如X-方向）是垂直于第二方向（如y-方向）。如图4和 图7所示，第一区域201a和第二区域20化是相隔了通道长度Lg的距离。再者，第一护部 2011和第二护部2012沿着第一方向（如X-方向）各具有一宽度W2,第一区域201a和第二 区域20化沿着第一方向各具有一宽度W。形成于第一接触区域211的第一接点251和形成 于第二接触区域213的第二接点253可分别做为漏极和源极。如图7所示，在源极和漏极 之间的漏极电流包括：在源极和漏极