端的微机电系统(MEMS);以及，一个或多个互连；其中，所述MEMS通过所述一个或多个互连，直接耦合到所述ASIC ;以及，其中，所述MEMS、所述ASIC，以及所述一个或多个互连构成所述MEMS、所述ASIC，以及所述一个或多个互连之间的空腔。
[0085]示例24可以包括示例23的系统，其中，所述MEMS是第一 MEMS，所述空腔是第一空腔，所述一个或多个互连是第一一个或多个互连，所述封装组件进一步包括:第二 MEMS ;以及，第二一个或多个互连；其中，所述第二 MEMS通过所述第二一个或多个互连，直接耦合到所述ASIC，其中，所述第二 MEMS、所述ASIC，以及所述第二一个或多个互连构成所述第二MEMS、所述ASIC，以及所述第二一个或多个互连之间的空腔。
[0086]示例25可以包括示例24的封装组件，其中，所述第一 MEMS是陀螺仪、加速度计、磁力计、麦克风、滤波器、振荡器、压力传感器、射频标识(RFID)芯片，或扬声器。
[0087]各个实施例可包括上述实施例以及以上以联合形式(和)描述的实施例的替代(或)实施例的任何适当的组合(例如“和”可以是“和/或”)。此外，一些实施例可包括具有存储在其上的指令的一个或多个制品(非瞬态计算机可读介质)，这些指令当执行时产生以上描述的实施例中的任何一个动作。此外，一些实施例可包括具有用于执行以上实施例的各种操作的任何合适装置的装置或系统。
[0088]上文对本发明的所示出的本发明的实现的描述，包括在摘要所描述的，不是详尽的，或将本发明限于上文所公开的准确的形式。尽管为了说明，此处描述了本发明的具体实现以及示例，但是，如那些精通相关技术的人所理解的，各种可能的等效的修改也都在本发明的范围内。
[0089]可以根据上面的详细描述可以对本发明进行这些修改。后面的权利要求中所使用的术语不应该被理解为将本发明限制于说明书和权利要求书中所公开的特定实现。相反，本文的范围完全由下列权利要求书来确定，权利要求书根据权利要求解释的建立的原则来解释。
【主权项】
1.一种封装组件，包括: 具有活动端和与所述活动端相对的不活动端的专用集成电路(ASIC); 具有活动端和不活动端的微机电系统(MEMS);以及 一个或多个互连； 其中所述MEMS通过所述一个或多个互连，直接耦合到所述ASIC ;以及 其中所述MEMS、所述ASIC以及所述一个或多个互连构成所述MEMS、所述ASIC以及所述一个或多个互连之间的空腔。
2.如权利要求1所述的封装组件，其特征在于，所述MEMS是第一MEMS，所述空腔是第一空腔，所述一个或多个互连是第一一个或多个互连，所述封装组件进一步包括: 第二 MfflS ；以及 第二一个或多个互连； 其中所述第二 MEMS通过所述第二一个或多个互连，直接耦合到所述ASIC，其中所述第二 MEMS、所述ASIC以及所述第二一个或多个互连构成所述第二 MEMS、所述ASIC以及所述第二一个或多个互连之间的第二空腔。
3.如权利要求2所述的封装组件，其特征在于，所述第一MEMS是陀螺仪、加速度计、磁力计、麦克风、滤波器、振荡器、压力传感器、射频标识(RFID)芯片或扬声器。
4.如权利要求2所述的封装组件，其特征在于，进一步包括与所述ASIC耦合的一个或多个封装级别的互连。
5.如权利要求4所述的封装组件，其特征在于，所述一个或多个封装级别互连的单个封装级别的互连与所述第一 MEMS的所述不活动端耦合；以及 其中所述单个封装级别互连通过从所述MEMS的所述不活动端到所述MEMS的所述活动端的硅通孔(TSV)，与所述ASIC耦合，其中所述TSV与所述ASIC耦合。
6.如权利要求2所述的封装组件，其特征在于，所述第一一个或多个互连中的互连与所述ASIC的重新分布层(RDL)耦合。
7.如权利要求6所述的封装组件，其特征在于，所述第一一个或多个互连以及所述ASIC与底部填充料耦合； 其中，所述底部填充料被配置成密封所述第一空腔；以及 其中，所述第一空腔基本上无所述底部填充料。
8.如权利要求7所述的封装组件，其特征在于，所述RDL与所述第一一个或多个互连以及所述底部填充料中的每一个耦合，所述RDL被配置成进一步密封所述第一空腔。
9.如权利要求7所述的封装组件，其特征在于，进一步包括包封至少所述第一MEMS的所述不活动端、所述底部填充料以及所述ASIC的至少一部分的模制化合物，其中，所述空腔基本上无所述模制化合物。
10.如权利要求2-6中的任何一个所述的封装组件，其特征在于，进一步包括覆盖所述所述ASIC的活动端或不活动端中的一个的至少一部分的模制化合物，其中所述第一 MEMS与所述ASIC的所述活动端或所述不活动端中的另一个耦合。
11.如权利要求2-6中的任何一个所述的封装组件，其特征在于，所述ASIC包括安置在所述ASIC的所述活动端或所述不活动端中的第三空腔；以及 其中，所述第一 MEMS与所述第三空腔内的所述ASIC耦合。
12.如权利要求2-4中的任何一个所述的封装组件，其特征在于，所述第一MEMS通过所述第一一个或多个互连，耦合到所述ASIC的所述活动端或所述不活动端中的一个；以及 其中，所述第一 MEMS通过所述ASIC中的一个或多个硅通孔(TSV)，电耦合到所述ASIC的所述活动端或所述不活动端中的另一个，其中，所述一个或多个TSV被配置成提供从所述ASIC的所述活动端或所述不活动端中的所述一个到所述ASIC的所述活动端或所述不活动端中的另一个的电气通道。
13.如权利要求12所述的封装组件，其特征在于，所述第一MEMS通过一个或多个引线键合，电耦合到所述TSV中的一个或多个。
14.一种制造封装组件的方法，所述方法包括: 将具有活动端和不活动端的微机电系统(MEMS)耦合到一个或多个互连；以及 将所述一个或多个互连直接親合到具有活动端和与所述活动端相对的不活动端的专用集成电路(ASIC)； 其中，所述MEMS、所述ASIC以及所述一个或多个互连定义所述MEMS、所述ASIC以及所述一个或多个互连之间的空腔。
15.如权利要求14所述的方法，其特征在于，所述MEMS是第一MEMS，所述空腔是第一空腔，所述一个或多个互连是第一一个或多个互连，进一步包括: 将第二 MEMS耦合到第二一个或多个互连；以及 将所述第二一个或多个互连直接耦合到所述ASIC ; 其中，所述ASIC、所述第二 MEMS以及所述第二一个或多个互连定义第二空腔。
16.如权利要求15所述的方法，其特征在于，将所述第一互连耦合到所述ASIC包括将所述第一互连耦合到所述ASIC的重新分布层(RDL)。
17.如权利要求15或16所述的方法，其特征在于，进一步包括利用模制化合物，覆盖所述ASIC的所述活动或不活动端中的一个的至少一部分，其中，所述第一空腔基本上无所述模制化合物。
18.如权利要求15或16所述的方法，其特征在于，进一步包括: 在所述ASIC中构成第三空腔；以及 在所述第三空腔内，将所述第一 MEMS与所述ASIC耦合。
19.如权利要求15或16所述的方法，其特征在于，进一步包括通过引线键合，将所述第一MEMS与所述ASIC耦合。
20.如权利要求15或16所述的方法，其特征在于，进一步包括通过封装级别互连，将所述ASIC与电路板耦合。
21.如权利要求20所述的方法，其特征在于，进一步包括将所述封装级别互连与所述第一 MEMS的所述不活动端耦合；以及 通过从所述MEMS的所述不活动端到所述MEMS的所述活动端的硅通孔(TSV)，将所述封装级别互连与所述ASIC耦合，其中所述TSV与所述ASIC耦合。
22.如权利要求15或16所述的方法，其特征在于，进一步包括: 通过所述第一一个或多个互连，将所述第一 MEMS耦合到所述ASIC的所述活动端或所述不活动端中的一个；以及 通过所述ASIC中的一个或多个硅通孔(TSV)，将所述第一 MEMS电耦合到所述ASIC的所述活动端或所述不活动端中的另一个，其中，所述一个或多个TSV被配置成提供从所述ASIC的所述活动端或所述不活动端中的所述一个到所述ASIC的所述活动端或所述不活动端中的另一个的电气通道。
23.一种带有尺寸缩小的封装组件的系统，所述系统包括: 电路板； 与所述电路板耦合的封装组件，所述封装组件包括: 具有活动端和与所述活动端相对的不活动端的专用集成电路(ASIC); 具有活动端和不活动端的微机电系统(MEMS);以及 一个或多个互连； 其中，所述MEMS通过所述一个或多个互连，直接耦合到所述ASIC ;以及 其中，所述MEMS、所述ASIC以及所述一个或多个互连构成所述MEMS、所述ASIC以及所述一个或多个互连之间的空腔。
24.如权利要求23所述的系统，其特征在于，所述MEMS是第一MEMS，所述空腔是第一空腔，所述一个或多个互连是第一一个或多个互连，所述封装组件进一步包括: 第二 MfflS ；以及 第二一个或多个互连； 其中所述第二 MEMS通过所述第二一个或多个互连，直接耦合到所述ASIC，其中所述第二MEMS、所述ASIC以及所述第二一个或多个互连构成所述第二 MEMS、所述ASIC以及所述第二一个或多个互连之间的第二空腔。
25.如权利要求24所述的封装组件，其特征在于，所述第一MEMS是陀螺仪、加速度计、磁力计、麦克风、滤波器、振荡器、压力传感器、射频标识(RFID)芯片或扬声器。
【专利摘要】在各实施例中，封装组件可以包括专用集成电路(ASIC)和具有活动端和不活动端的微机电系统(MEMS)。在各实施例中，MEMS可以通过一个或多个互连直接耦合到ASIC。MEMS、ASIC以及一个或多个互连可以定义或构成空腔，以便MEMS的活动部分在空腔内。在某些实施例中，封装组件可以包括通过一个或多个互连中的多个直接耦合到ASIC的多个MEMS。可描述和/或要求保护其它的实施例。
【IPC分类】H01L25-18, H01L25-00
【公开号】CN104603945
【申请号】CN201380033342
【发明人】G·奥夫纳, T·迈尔, R·马恩科波夫, C·盖斯勒, A·奥古斯丁
【申请人】英特尔Ip公司
【公开日】2015年5月6日
【申请日】2013年6月28日
【公告号】DE112013003153T5, WO2014209358A1