以是MOSFET和/或TFET器件。在该配置中，半导体器件104和半导体器件302在它们各自的沟道中使用不同载荷子。半导体器件104和半导体器件302可以随后被组合以创建互补金属氧化物半导体(CMOS)器件。
[0031]高移动性传导沟道是高性能晶体管所期望的。当用硅制造时，取决于半导体器件104的掺杂物密度，电子迀移率在90和1500cm2/V-s之间变化，并且空穴迀移率在50和450cm2/V-s之间变化。在II1-V族材料(诸如砷化镓)中，电子迀移率为?8500cm2/V-s，并且空穴迀移率相对恒定在?400cm2/V-s。
[0032]根据本公开的一方面，互补器件可以在半导体器件104中使用P型载子，以及在半导体器件302中使用η型器件以提供增加的载子迀移率。进一步地，因为半导体器件302的处理能够为单一电荷载荷子定制，所以在第二基板202中使用的II1-V族材料的窄能量带隙可以被设计成辅助包含值低于ΙηΑ/μπι的泄漏电流。替换地，半导体器件302可以用于其中泄漏电流不会使得总体电路功能降级的应用中。第二基板202的使用可以将复合半导体器件300的性能增加到仅由单基板材料制成的类似电路之上。
[0033]作为示例，并且不作为限定，半导体器件104可以是P型器件(PM0S器件)，并且半导体器件302可以是η型器件(匪OS器件)。半导体器件104和半导体器件302可以随后耦合在一起以创建互补器件(CMOS)。半导体器件104的处理和/或对用于第一基板102的材料的选择可以随后针对半导体器件104中的沟道中的特定载荷子改进或者甚至优化。类似地，半导体器件302的处理和/或对用于第二基板202的材料的选择可以随后针对半导体器件302中的沟道中的特定载荷子改进或者甚至优化。本公开允许通过使用第一基板102和第二基板202来定制沟道特征。进一步地，本公开允许选择沟道载荷子和器件性能，并且在当处理半导体器件302之时维持半导体器件104的性能。
[0034]在II1-V族材料的情形中，用以创建半导体器件302的111 -V族处理使用对用以创建半导体器件104的过程步骤具有可忽略的影响的温度。由此，创建半导体器件302对半导体器件104具有可忽略的影响。
[0035]在本公开的一方面内，半导体器件104还可以被指派特定的用途，而半导体器件302可以被指派不同的用途。例如，半导体器件104可以被用于采用复合半导体器件300的总体电路(诸如，调制解调器)的低功率部分。在本公开的此类一方面，半导体器件302可被用作电路(诸如中央处理单元(CPU))的高性能部分。
[0036]图4是解说根据本公开的一方面的制造集成电路的方法400的工艺流程图。在框402，第一材料的第一基板以第一热预算处理以制造P型器件。在框404，第二材料的第二基板被耦合到第一基板。在框406，第二基板被以小于该第一热预算的第二热预算处理从而制造η型器件。在一配置中，该P型器件和η型器件协作以形成互补器件。例如，半导体器件104可以是P型器件(PM0S器件)，并且半导体器件302可以是η型器件(NM0S器件)。如图3中所示，半导体器件104和半导体器件302可以随后耦合在一起以创建互补器件(CMOS)。
[0037]根据本公开的一方面，复合器件包括用于在具有第一热预算的第一材料的第一基板中传导第一载荷子类型的第一装置。在本公开的一方面中，第一装置可以是配置成执行该第一装置叙述的功能的半导体器件104和/或其他结构。复合半导体器件还包括用于在耦合到第一基板的具有第二热预算的第二材料的第二基板中传导第二载荷子类型的第二装置。该第一装置和第二装置可以协作以形成互补器件。在本公开的一方面中，第二装置可以是配置成执行该第二装置叙述的功能的半导体器件302和/或其他结构。在另一方面，前述装置可以是被配置成执行由前述装置所述的功能的任何模块或任何设备。
[0038]图5是示出其中可有利地采用本公开的一方面的示例性无线通信系统500的框图。出于解说目的，图6示出了三个远程单元520、530和550以及两个基站540。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元520、530和550包括IC器件525A、525C和525B，这些IC器件包括所公开的器件。将认识到，其他设备(诸如基站、交换设备、和网络装备)也可以包括所公开的异构沟道材料。图5示出了从两个基站540到远程单元520、530和550的前向链路信号580，以及从远程单元520、530和550到两个基站540的反向链路信号590。
[0039]在图5中，远程单元520被示为移动电话，远程单元530被示为便携式计算机，而远程单元550被示为无线本地环路系统中的固定位置远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图5解说了根据本公开的各方面的远程单元，但本公开并不被限定于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的器件的许多设备中使用。
[0040]图6是解说用于半导体组件(诸如以上公开的器件)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站600包括硬盘601，该硬盘601包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站600还包括促成对电路610或半导体组件612(诸如具有异构沟道材料的器件)的设计的显示器602。提供存储介质604以用于有形地存储电路610或半导体组件612的设计。电路610或半导体组件612的设计可以用文件格式(诸如⑶SII或GERBER)存储在存储介质604上。存储介质604可以是CD-R0M、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站600包括用于从存储介质604接受输入或者将输出写到存储介质604的驱动装置603。
[0041]存储介质604上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质604上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路610或半导体组件612的设计。
[0042]技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
[0043]结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或更多个微处理器、或任何其他此类配置。
[0044]结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动盘、CD-ROM或本领域中所知的任何其他形式的存