到晶片中的异构沟道材料集成的利记博彩app
【专利说明】
【背景技术】
[0001 ] 领域
[0002]本公开的各方面涉及半导体器件，并且更具体而言涉及具有不同热预算的材料的异构沟道材料集成。
[0003]背景
[0004]半导体芯片级结合器件被用于多种消费者和商业应用。半导体器件通常是由单一类型的材料制作的。半导体器件也可以由基于晶格匹配和兼容晶体结构而生长到基板上的不同类型的材料制成。由复合材料(诸如II1-V族材料)制造的半导体器件(S卩，该半导体结构多于一种材料)通常生长在砷化镓或者其他复合半导体基板上。因为硅和复合半导体材料的晶体结构之间晶格失配，所以这些器件难以与制造在硅上的电子器件集成。
[0005]概述
[0006]根据本公开一方面的用于制造器件的方法包括以第一热预算处理第一材料的第一基板以制造P型器件。此类方法进一步包括将第二材料的第二基板耦合到该第一基板。该方法还包括以小于该第一热预算的第二热预算处理第一基板以制造η型器件。该P型器件和η型器件可以协作以形成互补器件。
[0007]根据本公开另一方面的半导体器件包括具有第一热预算的第一材料的第一基板。该第一基板可包括P型器件。此类器件还包括耦合到该第一基板的具有第二热预算的第二材料的第二基板。该第二基板可包括η型器件。该P型器件和η型器件可以协作以形成互补器件。
[0008]根据本公开的一方面的另一半导体器件包括用于在具有第一热预算的第一材料的第一基板中传导第一载荷子类型的第一装置。此类器件还包括用于在第二基板中传导第二载荷子类型的第二装置。该第二基板可以是具有第二热预算的第二材料并且耦合到第一基板。该第一装置和第二装置可以协作以形成互补器件。
[0009]这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
[0010]附图简述
[0011]为了更全面地理解本公开，现在结合附图参阅以下描述。
[0012]图1解说了本公开一方面中的半导体器件的侧视图。
[0013]图2解说了本公开一方面中的将复合半导体基板耦合到不同材料系统半导体器件。
[0014]图3解说了本公开一方面中的形成在不同材料系统半导体器件上的复合半导体器件的侧视图。
[0015]图4是解说根据本公开的一方面的制作谐振器的方法的工艺流程图。
[0016]图5是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
[0017]图6是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
[0018]详细描述
[0019]以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免煙没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。
[0020]高迀移率传导沟道是高性能晶体管所期望的。此类晶体管通常使用II1-V族材料制成。然而，II1- V族材料的窄能量带隙可能不能提供I η Α/μπι以下的泄漏电流。对于低功率器件，硅沟道是期望的，因为硅沟道能够防止低泄漏电流，然而，这些器件可以具有比II1-V族器件低的性能。
[0021]II1-V族沟道到半导体晶片(例如，硅)中的异构沟道集成，或者II1-V族器件与其他半导体材料系统到相同晶片中的集成是困难的。由于不同的材料、以及热应力和机械应力而复杂化的外延生长过程使得异构材料集成变复杂。由于一些材料系统的热预算(例如，硅>1000C)以及II1-V族材料的热预算限制(〈700C)，将单独的半导体材料系统与II1-V族器件集成到单一晶片中是更为困难的。
[0022]本公开的一方面处理不同级或“层”中的不同半导体材料系统(例如，硅和II1-V族)器件。本公开的一方面允许相同电路内的硅处理和II1-V族处理而不影响先前的结构化过程步骤。
[0023]图1解说了本公开一方面中的半导体器件的侧视图。晶片100包括第一基板102、半导体器件104、界面层106和互连108。晶片100可包括许多集成电路，其可以通过将晶片100划片、分裂或切割成片来生产。由此，图1可解说晶片100或者作为晶片100的一部分的半导体芯片。
[0024]本公开的一方面使用半导体(例如，硅(Si))基板作为第一基板102。进一步，半导体器件104(其可以形成在第一基板102上(或中))可以是金属氧化物半导体场效应晶体管(M0SFET)。该半导体器件104还可以是隧穿场效应晶体管(TFET)。晶片100被处理以创建半导体器件104以及创建互连108。第一基板102被处理直到半导体器件104和互连已达到处理中的特定点。该点可以在任意期望的时间，但是可能至多到局部互连层(例如，中端(MOL))或者第一导电层(例如，金属一(Ml))。
[0025]界面层106后续被耦合到第一基板102的最后处理部分。界面层106可以是非晶态层(诸如二氧化硅(S12))、晶体层，或者有助于将另一材料结合或耦合到晶片100的任何其他层或材料，并且还提供基板102上的器件与后续处理的器件的电隔离。
[0026]图2解说了本公开一方面中的复合半导体基板到半导体器件(例如，硅)的耦合。耦合结构200示出了第二基板202被耦合到晶片100的界面层106。第二基板202的耦合可以是将第二基板202耦合到晶片100的结合或“智能切割”工艺。该耦合也可以是氧化-氧化过程。第二基板202的耦合也可以使用退火、等离子焊或将第二基板202耦合到晶片100的其他形式来执行。
[0027]第二基板202可以是II1-V族材料、I1-VI族材料或者具有与第一基板102不同的热预算的另一材料。作为示例，并且不作为限定，第一基板102可以是具有大于1000摄氏度的热预算的硅基板。第二基板202可以是具有小于700摄氏度的热预算的II1-V族基板(例如，砷化镓(GaAs)基板)。规定该降低的热预算是因为复合II1-V族材料的结晶键和/或共价键会在用于半导体处理的较高温度损坏。
[0028]第一基板102和第二基板202之间的热预算差可以大到足以允许处理第二基板202而不实质上影响先前在第一基板102上执行的处理。第二基板202可以直接耦合到界面层102，或者可以耦合到第一基板102的另一层。进一步地，在将第二基板耦合到晶片100之前或之后可以执行附加步骤(例如，使第二基板202变薄)。
[0029]图3解说了本公开一方面中的形成在半导体器件上的复合半导体器件300的侧视图。复合半导体器件300包括形成在第二基板202上(或中)的半导体器件302第二基板202可以被进一步处理以将互连108延伸通过第二基板202且通过耦合到第二基板202的附加处理层。在II1-V族处理的情形(在小于700摄氏度执行)中，在形成半导体器件302之后，半导体器件104(可以是M0SFET)在电气性能上实质上并未改变。
[0030]在本公开一方面，半导体器件302还可