105的Si渗杂不会影响到器 件电学性能，而栅介质层103的材料本身就为多晶娃，且所述栅介质层103在后续工艺中会 被去除，因此对部分栅介质层103的Si渗杂并不会对器件性能和制造工艺带来影响。
[0069] 所述Si的注入能量选择化ev~lOKev，适于保证Si对侧墙105的有效穿透 性，同时通过控制注入能量，能够调节Si在栅介质层中的注入距离，能量太低则无法穿透 40Λ~70Λ的侧墙105,能量过高则会增加 Si原子进入金属层102的水平距离，容易将位于 有源区结构100a表面的部分金属层102也进行改性。
[0070] 所述Si的注入浓度选择1 X l〇i4atom/cm3~5X 10 i6atom/cm3,适于控制后续的退 火工艺之后最终形成的保护层10化面积，避免在退火后形成的保护层10化覆盖到有源区 结构100a表面，影响到器件电学性能。通过控制Si的注入角度和注入能量，控制Si注入金 属层102中所能达到的最远位置，所述最远位置与浅沟槽隔离结构10化及有源区结构100a 交界线的水平间距为30A~5QA，所述水平间距适于为后续退火工艺中Si的扩散预留空 间，所述水平间距并未在图10和图11中示出。在后续的退火工艺之后，注入金属层102的 Si将发生扩散并重新排列，最终将位于浅沟槽隔离结构10化上方的部分金属层102转变为 保护层10化，且所述保护层10化不会覆盖到有源区结构100曰。
[0071] 在所述离子注入之后还包括一步退火工艺，所述退火工艺可W为热炉退火、尖 峰退火、快速热退火、激光退火或者闪光退火，作为一个实施例，所述激光退火的溫度为 800°C~1200°C。所述退火适于使通过离子注入渗杂进入金属层102的Si原子重新分布， 将位于浅沟道隔离结构1〇化上方的部分金属层102完全转变为保护层10化。 阳072] 通过Si的渗杂，将位于浅沟槽隔离结构10化上方的部分金属层102进行改性处 理，形成了保护层10化，所述保护层10化为Ti、TiN、TaN、Ta、TaC或者化SiN中任一种材料 的娃化物，相对于Ti、TiN、TaN、Ta、TaC或者化SiN的金属层102来说，对H2SO4和Η 2〇2的混 合溶液、HF和&0的混合溶液、ΝΗ4ΟΗ、&〇2和Η 2〇的混合溶液等酸性物质有着较高的抗腐蚀 性，能够防止所述酸性物质对有源区结构100a表面栅介质层的腐蚀，进而避免了器件的失 效。
[0073] 本发明还提供了一种半导体结构的形成方法实施例。
[0074] 参考图12和图13,提供半导体衬底100,所述半导体衬底100包括有源区结构 100a和浅沟槽隔离结构10化；所述半导体衬底100表面形成有栅极结构和位于所述栅极结 构侧壁的侧墙105,所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括 位于半导体衬底表面的介质层101和位于所述介质层101表面的金属层102,部分栅极结构 和部分侧墙105位于浅沟槽隔离结构10化上方，且所述位于浅沟槽隔离结构10化上方的 部分栅极结构及侧墙105与浅沟槽隔离结构10化表面分离。 阳0巧]图12为俯视图，图13为图12沿切割线皿'方向的剖面结构示意图。
[0076] 所述半导体衬底100为娃衬底、错衬底或绝缘体上娃衬底。所述浅沟槽隔离结构 10化材料为氧化娃。
[0077] 所述栅极结构还包括位于所述栅介质层表面的栅极层103和位于所述栅极层103 表面的掩模层104。
[0078] 所述介质层101包括位于半导体衬底100表面的第一介质层和位于第一介质层 表面的第二介质层，所述第一介质层和第二介质层在图中未示出。所述第一介质层为厚 度2A~lOA的Si〇2或者SiON，所述第二介质层为厚度5A~30A的册〇2、HfON、Zr〇2或者 ZrON。
[0079] 所述金属层102为Ti、TiN、TaN、Ta、TaC或者TaSiN，金属层102的厚度为 1滅~2〇A。
[0080] 所述侧墙105的材料为氮化娃、氮氧化娃或者碳氧化娃，侧墙105沿X轴方向和y 轴方向的最大宽度都为40A~^70A，所述最大宽度位于侧墙105与半导体衬底100相接触 的底部。所述侧墙105的形成步骤，包括：形成覆盖所述半导体衬底100和栅极结构侧壁及 顶面的侧墙膜；通过干法刻蚀回刻所述侧墙膜，形成位于所述栅极结构侧壁的侧墙105。所 述干法刻蚀的工艺与上一个实施例的具体实施方法相同。
[0081] 掩模层104的材料为氮化娃。所述氮化娃的掩模层104适于保护栅极层103顶部， 避免栅极层103顶部在后续的工艺中受到损伤。
[0082] 需要说明的是，在本实施例中，位于浅沟槽隔离结构10化上方的部分栅极结构及 侧墙105与浅沟槽隔离结构10化表面分离，所述分离的区域ΙΠ 在图12中W阴影示出。产 生浅沟槽隔离结构1〇化上方的部分栅极结构及侧墙105与浅沟槽隔离结构10化表面分离 的原因是浅沟槽隔离结构1〇化被半导体制造过程中的酸性物质慢慢腐蚀和消耗，直至暴 露出了位于浅沟槽隔离结构1〇化上方的部分栅极结构底面及侧墙105底面。具体的原因 分析请参考图1至图7所述实施例中的原因分析，在此就不做寶述。
[0083] 参考图14至图17,对位于浅沟槽隔离结构上方的部分金属层102进行改性处理， 使所述部分金属层102转变为保护层10化。
[0084] 请首先参考图14,作为一个实施例，所述改性处理的工艺为等离子体处理，所述等 离子体处理可W采用射频放电等离子体、微波等离子体或者解禪合等离子体。在本实施例 中，W所述等离子体处理采用射频放电等离子体的情况为例，作示范性说明。
[00化]所述射频放电等离子体改性处理，采用SiH4气体作为反应气体，气体的压力为 20Torr~50Torr，射频功率为300W~2000W，偏压为0V，溫度为40°C~80°C，工艺时间为 10分钟~30分钟。所述射频放电等离子体环境120在图14中W阴影示出。SiH4气体在 射频放电的条件下会转变为等离子体，通过对射频功率、偏压W及溫度的调控，就可W将高 能量的Si原子渗杂进金属层102。
[0086] 在本实施例的等离子体处理中，SiH4的等离子体的偏压为0V，即SiH4的等离子体 各向同性，运样便于SiH4的等离子体进入图13所示的区域III，所述区域III为栅极结构 和侧墙105与浅沟槽隔离结构10化表面分离的区域。如果对SiH4的等离子体施加大于0V 的偏压，则会使其具有垂直半导体衬底100表面的速度，不利于所述等离子体进入图13所 示的区域III，也就不利于SiH4的等离子体对金属层102的改性处理。
[0087] 由于对SiH4等离子体施加的偏压为0V，所述SiH 4等离子体无法在电场下加速， 因此损失了大部分的动能。为了提高SiH4等离子体的能量，增强其穿透介质层102的能力 和对金属层102的改性能力，选用了较高的射频功率300W~2000W和较高的溫度40°C~ 80°C，弥补了 SiH4等离子体的能量不足，运样即便SiH 4等离子体不具备速度，但其能量仍 足W使Si原子到达金属层102,将其转变为保护层10化。如果射频功率和溫度低于所述范 围，则SiH4等离子体的能量太低，不足W对金属层102作出有效的改性。
[0088] 作为另一个实施例，所述改性处理的工艺还可W为离子注入，注入离子的种类为 Si,请参考图15。所述离子注入的工艺，注入方向与图12所示的X轴和半导体衬底100的 垂线组成的平面平行，且注入角度与垂直半导体衬底100方向的夹角Θ为2度~35度。Si 的注入浓度为1 X l〇i4atom/cm3~5 X 10 i6atom/cm3,注入能量为化ev~lOKev。所述离子注 入工艺的【具体实施方式】和技术效果与图8至图11所示实施例的离子注入工艺相同，在此不 做寶述。
[0089] 接下来请参考图16和图17,所述位于浅沟槽隔离结构上方的部分金属层102在改 性处理之后转变为保护层10化，其中图16为俯视图，图17为图16沿切割线JJ'方向的剖 面结构示意图。
[0090] 所述保护层10化为金属层102材料的娃化物，作为一个实施例，所述保护层10化 可W为Ti、TiN、TaN、Ta、TaC或者化SiN中任一种材料的娃化物，保护层102b的厚度为 10A~20A。 阳0川 所述保护层102b相对于Ti、TiN、TaN、Ta、TaC或者化SiN的金属层102来说，对 H2SO4和H202的混合溶液、HF和H20的混合溶液、畑4〇山&〇2和H20的混合溶液等酸性物质有 着较高的抗腐蚀性，因此能够防止所述酸性物质对有源区结构100a表面栅介质层的腐蚀， 进而避免了器件的失效。
[0092] 基于上述任一半导体结构形成方法的实施例，本发明还提供了一种半导体结构的 实施例，请参考图18和图19,图18为俯视图，图19为图18沿切割线ΚΓ方向的剖面结构 示意图，包括：
[0093] 半导体衬底100,所述半导体衬底100包括有源区结构100a和浅沟槽隔离结构 100b ;
[0094] 位于所述半导体衬底100表面的栅极结构和位于所述栅极结构侧壁的侧墙105， 所述栅极结构包括位于半导体衬底100表面的介质层101和位于所述介质层101表面的金 属层102及保护层10化，所述金属层102位于有源区结构100a上方，所述保护层10化位于 浅沟槽隔离结构10化上方，所述金属层102和保护层10化在平行半导体衬底100方向上 相邻。
[00巧]所述栅极结构还包括位于金属层102和保护层1