半导体结构及其形成方法
【技术领域】
[0001] 本发明设及半导体制造领域，特别是设及一种半导体结构及其形成方法。
【背景技术】
[0002] 随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的 几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件 接近物理极限所带来的各种问题相继出现。在半导体器件制造领域，最具挑战性的难题是 如何解决器件可靠性下降的问题，运种现象主要是由传统栅介质层厚度不断减小所造成 的。现有技术提供的方法W高k栅介质材料代替传统的栅介质材料，同时采用金属栅极替 代多晶娃栅极，可W有效提高半导体器件的可靠性，优化电学性能。
[0003] 现有技术提供了一种具有金属栅极的半导体器件制造方法，包括：提供半导体衬 底，在所述衬底上形成有包括高k材料和金属材料的栅介质层；形成位于栅介质层上的栅 极层；形成覆盖所述栅介质层和栅极层的层间介质层；W所述栅极层为停止层，对所述层 间介质层进行化学机械抛光；去除所述栅极层，形成沟槽；在所述沟槽中填充满金属，形成 金属栅极。
[0004] 尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器 件的电学性能，但是在实际应用中发现，由于器件几何尺寸的不断缩小，制造工艺较复杂且 难W稳定控制，容易导致器件失效。
【发明内容】
[0005] 本发明解决的问题是，通过离子注入改性或者等离子体改性，将位于浅沟槽隔离 结构上方的部分金属层改性处理转变为保护层，所述保护层对酸性物质有较高的抵抗性， 当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所述酸性物质腐蚀位于有 源区结构表面的栅介质层，从而避免了器件的失效。
[0006] 为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供半导体 衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；所述半导体衬底表面形成有栅 极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质 层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层，部 分栅极结构和部分侧墙位于浅沟槽隔离结构表面；对位于浅沟槽隔离结构上方的部分栅介 质层进行改性处理，使所述位于浅沟槽隔离结构上方的部分栅介质层转变为保护层。
[0007] 可选的，所述保护层为Ti、TiN、TaN、Ta、TaC或者化SiN中任一种材料的娃化物， 所述保护层的厚度为10 A~20Λ。
[0008] 可选的，所述对位于浅沟槽隔离结构上方的部分栅介质层进行改性处理的工艺为 离子注入，注入离子的种类为Si。
[0009] 可选的，所述离子注入的工艺，注入角度与垂直半导体衬底方向的夹角为2度~ 35度，离子的注入浓度为1 X I〇i4atom/cm3~5 X 10 i6atom/cm3,注入能量为化ev~lOKev。
[0010] 可选的，在所述离子注入之后还包括退火工艺，所述退火工艺为热炉退火、尖峰退 火、快速热退火、激光退火或者闪光退火。
[0011] 可选的，所述半导体衬底为娃衬底、错衬底或绝缘体上娃衬底，所述浅沟槽隔离结 构材料为氧化娃。
[0012] 可选的，所述栅极结构还包括位于所述栅介质层表面的栅极层和位于所述栅极层 表面的掩模层。 阳013] 可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于第一介质层表 面的第二介质层，所述第一介质层为厚度2λ~1ΟΛ的Si〇2或者SiON，所述第二介质层为厚 度 5A~30Λ 的册〇2、HfON、Zr〇2或者 ZrON。
[0014] 可选的，所述金属层为Ti、TiN、TaN、Ta、TaC或者化SiN，金属层的厚度为 10Α~20Λ。
[0015] 可选的，所述侧墙为氮化娃、氮氧化娃或者碳氧化娃。
[0016] 本发明还提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体 衬底包括有源区结构和浅沟槽隔离结构；所述半导体衬底表面形成有栅极结构和位于所述 栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层 包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层，部分栅极结构和部分 侧墙位于浅沟槽隔离结构上方，且所述位于浅沟槽隔离结构上方的部分栅极结构及侧墙与 浅沟槽隔离结构表面分离；对位于浅沟槽隔离结构上方的部分金属层进行改性处理，使所 述部分金属层转变为保护层。 阳017] 可选的，所述保护层为Ti、TiN、TaN、Ta、TaC或者化SiN中任一种材料的娃化物， 所述保护层的厚度为10矣~20 A。
[0018] 可选的，所述对位于浅沟槽隔离结构上方的部分金属层进行改性处理的工艺为等 离子体处理，所述等离子体处理可W采用射频放电等离子体、微波等离子体或者解禪合等 离子体。
[0019] 可选的，所述射频放电等离子体改性处理，采用SiH4气体作为反应气体，气体的压 力为20Torr~50Torr，射频功率为300W~2000W，偏压为0V，溫度为40°C~80°C，工艺时 间为10分钟~30分钟。
[0020] 可选的，所述半导体衬底为娃衬底、错衬底或绝缘体上娃衬底，所述浅沟槽隔离结 构材料为氧化娃。
[0021] 可选的，所述栅极结构还包括位于所述栅介质层表面的栅极层和位于所述栅极层 表面的掩模层。
[0022] 可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于第一介质层表 面的第二介质层，所述第一介质层为厚度2A~1 0A的Si化或者SiON，所述第二介质层为厚 度 5A~30A 的册〇2、HfON、Zr〇2或者 ZrON。 W23] 可选的，所述金属层为Ti、TiN、TaN、Ta、TaC或者化SiN，金属层的厚度为 10 A~20 A。
[0024] 可选的，所述侧墙为氮化娃、氮氧化娃或者碳氧化娃。
[00巧]本发明还提供了一种根据上述任一实施例所述方法形成的半导体结构，包括半导 体衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；位于所述半导体衬底表面的 栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的介质 层和位于所述介质层表面的金属层及保护层，所述金属层位于有源区结构上方，所述保护 层位于浅沟槽隔离结构上方，所述金属层和保护层在平行半导体衬底方向上相邻。
[00%]与现有技术相比，本发明的技术方案具有W下优点：
[0027] 本发明提供一种半导体结构形成方法实施例，通过离子注入改性或者等离子体改 性，将位于浅沟槽隔离结构上方的部分金属层改性处理转变为保护层，所述保护层对酸性 物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所 述酸性物质继续腐蚀位于有源区结构表面的栅介质层，从而避免了器件的失效。
[0028] 进一步地，所述通过离子注入或者等离子体改性部分栅介质层的方法，都采用了 Si作为改性离子，在改性形成保护层的同时，所述Si也会渗杂进入侧墙W及栅介质层表面 的部分栅极层，对氮化娃侧墙的Si渗杂并不会影响到器件电学性能，而栅介质层的材料为 多晶娃，且所述栅介质层在后续工艺中会被去除，因此对部分栅介质层的Si渗杂也不会对 器件性能和制造工艺带来影响。
[0029] 进一步地，所述保护层仅位于浅沟槽隔离结构上方，并未覆盖有源区结构，因此在 起到阻挡酸性物质腐蚀位于有源区结构表面栅介质层的同时，并不会对有源区结构的电学 性能造成影响。
[0030] 本发明提供一种半导体结构实施例，包括半导体衬底、半导体衬底中的有源区结 构和浅沟槽隔离结构、位于半导体衬底表面的介质层和位于所述介质层表面的金属层及保 护层，所述金属层位于有源区结构上方，所述保护层位于浅沟槽隔离结构上方。所述保护层 对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将 阻挡所述酸性物质继续腐蚀位于有源区结构表面的介质层及金属层，从而避免了器件的失 效。
【附图说明】
[0031] 图1至图3为本发明一实施例的半导体结构示意图；
[0032] 图4至图7为本发明另一实施例的半导体结构示意图；
[0033] 图8至图11为本发明一实施例的半导体结构形成方法示意图；
[0034] 图12至图17为本发明另一实施例的半导体结构形成方法示意图；
[0035] 图18至图19为本发明再一实施例的半导体结构示意图。
【具体实施方式】
[0036] 由【背景技术】可知，在现有技术中，在具有金属栅极的半导体器件制造中，制造工艺 较复杂且难W稳定控制，容易导致器件失效。
[0037] 为了进一步说明，本发明提供了一个半导体结构的实施例。
[0038] 请参考图1、图2和图3,提供半导体衬底10,所述半导体衬底10表面形成有栅极 结构和位于所述栅极结构侧壁的侧墙15,所述栅极结构包括位于半导体衬底10表面的栅 介质层、位于所述栅介质层表面的栅极层13和位于所述栅极层13表面的掩模层14。其中， 图1为所述半导体结构的俯视图，图2为图1沿切割线AA'方向的剖面结构示意图，图3为 图1沿切割线BB'方向的剖面结构示意图。
[0039] 所述半导体衬底10包括有源区结构10a和浅沟槽隔离结构10b，在图1中，所述有 源区结构10a及浅沟槽隔离结构1化的部分交界线被栅极结构和侧墙15覆盖，因此用虚线 表不。
[0040] 所述栅介质层包括位于半导体衬底10表面的介质层11和位于所述介