质层11表 面的金属层12。
[0041] 请参考图1，所述栅极结构沿X轴方向横跨有源区结构10a及浅沟槽隔离结构10b 的交界线，且所述栅极结构沿X轴方向部分位于浅沟槽隔离结构1化表面。
[0042] 所述半导体衬底10为娃衬底、错衬底或绝缘体上娃衬底，所述浅沟槽隔离结构 1化为氧化娃。
[0043] 所述介质层11包括位于半导体衬底表面的第一介质层和位于第一介质层表面的 第二介质层，所述第一介质层为厚度2A~10凌的Si化或者SiON，所述第二介质层为厚度 5是~30為的册化、HfON、Zr〇2或者ZrON，所述第一介质层和第二介质层在图中未示出。 W44] 所述金属层12为Ti、TiN、TaN、Ta、TaC或者化SiN，所述金属层的厚度为 ?〇Α~2〇Α。
[0045] 在基于上述实施例的基础上，本发明还提供了一个半导体结构的实施例。
[0046] 请参考图4、图5、图6和图7,其中图4为本实施例半导体结构的俯视图，图5为图 4沿切割线CC'方向的剖面结构示意图，图6为图4沿切割线DD'方向的剖面结构示意图， 图7为图4沿切割线ΕΕ'方向的剖面结构示意图。本实施例的半导体结构与上一实施例基 本相同，不同的地方是所述浅沟槽隔离结构10b的部分表面与栅极结构和侧墙15分离，仅 在位于有源区结构10a及浅沟槽隔离结构1化交界线附近栅极结构下方的部分浅沟槽隔离 结构1化表面与栅极结构仍然相连接，如图4、图5和图7中的区域II所示。
[0047] 图中所示的区域I为浅沟槽隔离结构1化与栅极结构和侧墙15分离的区域部分， 为了便于图示说明，区域I用阴影示出。需要说明的是，位于浅沟槽隔离结构1化上方的侧 墙15与浅沟槽隔离结构1化表面全部分离，且栅极结构中位于浅沟槽隔离结构1化上方靠 近侧墙15的部分栅极结构也与浅沟槽隔离结构1化表面分离，暴露出部分栅介质层底面。
[0048] 所述暴露出的部分栅介质层不再受到栅极层13和侧墙15的保护，在后续的工艺 中会被损伤和消耗，且所述损伤和消耗随着工艺步骤的积累会越来越严重，造成栅极结构 中部分栅介质层造成全部栅介质层的缺失，从而引起了半导体器件失效。
[0049] 对上述实施例进行研究发现，造成所述浅沟槽隔离结构10b的部分表面与栅极结 构和侧墙15分离，仅在有源区结构10a及浅沟槽隔离结构1化交界线附近栅极结构下方的 部分浅沟槽隔离结构10b表面与栅极结构相连接的原因是：如图1、图2和图3所示的半导 体结构经历一系列工艺处理之后，浅沟槽隔离结构1化会受到损伤的和消耗，先是与位于 浅沟槽隔离结构1化上的部分侧墙15发生分离，接下来随着浅沟槽隔离结构1化进一步的 损伤的和消耗，所述分离现象沿X轴和y轴方向推进，直至浅沟槽隔离结构1化与位于浅沟 槽隔离结构1化上的侧墙15全部分离，暴露出部分位于浅沟槽隔离结构1化上的栅介质层 底面，仅区域II所示区域对应的部分浅沟槽隔离结构1化表面还与栅极结构相连接。
[0050] 通过进一步研究发现，造成所述浅沟槽隔离结构1化损伤的和消耗的原因是：如 图1、图2和图3所示的半导体结构，在经历例如干法刻蚀、光刻胶灰化、薄膜沉积等工艺处 理之后，需要利用湿法清洗工艺来进行处理W保证娃片表面的洁净度，所述湿法清洗工艺 通常会使用H2SO4和Η 2〇2的混合溶液、HF和Η 2〇的混合溶液、NH4OH、&〇2和Η 2〇的混合溶液 等，上述湿法清洗的溶液会对氧化娃的浅沟槽隔离结构1化造成损伤和消耗，当浅沟槽隔 离结构1化被损伤到一定程度暴露出栅介质层底面后，后续的湿法清洗工艺就会对栅介质 层造成损伤和腐蚀。
[0051] 为解决上述问题，本发明提供了一种半导体结构的形成方法实施例，通过离子注 入改性或者等离子体改性，将位于浅沟槽隔离结构上方的部分金属层改性处理转变为保护 层，所述保护层对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后， 所述保护层将阻挡所述酸性物质继续腐蚀位于有源区结构表面的栅介质层，从而避免了器 件的失效。
[0052] 为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法 的【具体实施方式】做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比 例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实 际制作中应包含长度、宽度及深度的Ξ维空间尺寸。
[0053] 参考图8和图9,提供半导体衬底100,所述半导体衬底包括有源区结构100a和浅 沟槽隔离结构100b ;所述半导体衬底100表面形成有栅极结构和位于所述栅极结构侧壁的 侧墙105,所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导 体衬底表面的介质层101和位于所述介质层101表面的金属层102,部分栅极结构和部分侧 墙105的位于浅沟槽隔离结构10化表面。其中，图8为俯视图，图9为图8沿切割线FF' 方向的剖面结构示意图。
[0054] 所述栅极结构还包括位于所述栅介质层表面的栅极层103和位于所述栅极层103 表面的掩模层104。 阳化5] 所述介质层101包括位于半导体衬底表面的第一介质层和位于第一介质层表面 的第二介质层，所述第一介质层和第二介质层在图中未示出。
[0056] 在图8中，所述有源区结构100a及浅沟槽隔离结构10化的部分交界线被栅极结 构和侧墙105覆盖，因此用虚线表示。所述半导体衬底100被有源区结构100a和浅沟槽隔 罔结构10化覆盖而不可见，因此半导体衬底100在图8中未不出。所述介质层101、金属层 102和栅极层103被掩模层104覆盖二不可见，因此介质层101、金属层102和栅极层103 在图8中未示出。
[0057] 请参考图8,所述栅极结构沿X轴方向横跨有源区结构100a及浅沟槽隔离结构 1〇化的交界线，且所述栅极结构沿X轴方向部分位于浅沟槽隔离结构1〇化表面。
[0058] 所述半导体衬底100为娃衬底、错衬底或绝缘体上娃衬底。所述浅沟槽隔离结构 10化材料为氧化娃。
[0059] 所述第一介质层为厚度2A~lOA的Si化或者SiON，所述第二介质层为厚度 5A~3QA 的册〇2、HfON、Zr〇2或者 ZrON。 W60] 所述金属层102为Ti、TiN、TaN、Ta、TaC或者TaSiN，金属层102的厚度为 lOA ~20L
[0061] 所述侧墙105的材料为氮化娃、氮氧化娃或者碳氧化娃，侧墙105沿X轴方向和y 轴方向的最大宽度都为4〇A~70Λ，所述最大宽度位于侧墙105与半导体衬底100相接触 的底部，请参考图8。所述侧墙105的形成步骤，包括：形成覆盖所述半导体衬底100和栅 极结构侧壁及顶面的侧墙膜；通过干法刻蚀回刻所述侧墙膜，形成位于所述栅极结构侧壁 的侧墙105。所述侧墙105适于控制有源区结构100a中离子注入区域与栅极结构下方沟道 的距离。
[0062] 所述干法刻蚀回刻侧墙膜的工艺，作为一个实施例，刻蚀气体包括CF4、CHjF、 邸化、CHF3、邸4、〇2、成、NF3、Ar和He中一种或几种，亥Ij蚀气体的流量为5sccm~SOOsccm， 偏压为50V~400V，功率为200W~500W，溫度为30°C~60°C。
[0063] 掩模层104的材料为氮化娃。所述氮化娃的掩模层104适于保护栅极层103顶部， 避免栅极层103顶部在后续的工艺中受到损伤。
[0064] 参考图10和图11，对位于浅沟槽隔离结构10化上方的部分金属层102进行改性 处理，使所述位于浅沟槽隔离结构1〇化上方的部分金属层102完全转变为保护层102b。其 中，图10为俯视图，图11为图10沿切割线GG'方向的剖面结构示意图。 阳0化]所述保护层10化为金属层102材料的娃化物，作为一个实施例，所述保护层10化 可W为Ti、TiN、TaN、Ta、TaC或者化SiN中任一种材料的娃化物，保护层102b的厚度为 10A~20A。
[0066] 所述对位于浅沟槽隔离结构10化上方的部分栅介质层进行改性处理的工艺为离 子注入，注入离子的种类为Si。所述离子注入的工艺，注入方向与图10所示的X轴和半导 体衬底100的垂线组成的平面平行，且注入角度与垂直半导体衬底100方向的夹角Θ为 2度~35度。Si的注入浓度为1 X I〇i4atom/cm3~5X 10 "atom/cm3,注入能量为化ev~ lOKeVo
[0067] 所述离子注入的注入角度与垂直半导体衬底100表面方向的夹角Θ为2度~ 35度，适于将Si原子穿透侧墙105、注入被部分侧墙105包覆在内的位于浅沟槽隔离结构 10化上方的部分金属层102。如果注入角度过小甚至垂直于半导体衬底100表面，则Si原 子无法到达金属层102,也就无法将部分金属层102转变形成保护层10化；如果注入角度过 大，则Si原子进入金属层102的水平距离会增加，容易将位于有源区结构100a表面的部分 金属层102改性，从而造成器件的电学性能漂移甚至失效。
[0068] 所述离子注入的注入方向同时还与X轴和半导体衬底100的垂线组成的平面平 行，适于使Si原子仅仅沿X轴方向注入部分侧墙105和部分金属层102,从而使得被改性的 部分金属层102局限于浅沟槽隔离结构10化上方。图10中位于栅极结构沿y轴方向两侧 的部分侧墙105及位于有源区结构100a表面的金属层102则不会被离子注入而改性，避免 了对器件的电学性能造成影响。需要说明的是，在本实施例中，Si还同时渗杂进入了侧墙 105 W及栅介质层表面的部分栅极层103,其中对氮化娃侧墙