掺杂区位于所述阴极区的上部区域中并且与所述栅极电介质相邻；以及所述第一导电类型以及大于所述第二掺杂浓度的第四掺杂浓度的第二掺杂区，所述第二掺杂区位于所述阴极区的上部区域中并且与所述第一掺杂区相邻；以及
[0074]阴极电极，所述阴极电极短接所述第一掺杂区与所述第二掺杂区，其中所述阴极区通过所述第二掺杂区连接到所述阴极电极上，所述方法包括:
[0075]将所述功率半导体器件设定成关断状态以阻断对所述器件的电压提供，所述设定包含:
[0076]基于包含在所述电荷俘获材料中的固定电荷的量，在所述栅极电极与所述第一掺杂区之间的所述栅极电介质的表面处形成具有零栅偏压的反型层；
[0077]在所述阴极区与所述反型层之间产生内建电势；以及
[0078]在所述沟道中建立完全耗尽状态。
[0079]进一步的，所述控制功率半导体器件导通和关断的方法的方法，进一步包括:
[0080]将所述半导体结构从所述关断状态切换到导通状态以向所述器件提供电压，所述切换包括:
[0081]向所述栅极电极施加电压；
[0082]将所述反型层转变成积累层；
[0083]将所述沟道转换至导通状态；以及
[0084]通过所述沟道产生电流。
[0085]进一步的，所述将所述半导体结构从所述关断状态切换到所述导通状态进一步包括:
[0086]在所述阴极区与所述沟道之间的结处产生另一内建电势；以及
[0087]基于所述另一内建电势阻断空穴远离所述结漂移。
【附图说明】
[0088]参考以下图式描述本发明的非限制性且非详尽的实施例，其中除非另外规定，否则相同的参考标号在各视图中始终指代相同的零件。
[0089]图1呈现了常规IGBT器件的现有技术结构的截面视图。
[0090]图2呈现了常规IGBT器件的另一现有技术结构的截面视图。
[0091]图3呈现了根据本文中所描述的方面以及实施例的形成常关型栅控p-1-n开关的实例功率半导体结构的截面视图，所述栅控p-1-n开关具有在电介质中的电荷俘获层以及自耗尽沟道。
[0092]图4呈现了根据本文中所描述的方面以及实施例的形成常关型栅控p-1-n开关的实例功率半导体结构的一部分的放大视图，所述栅控p-1-n开关具有在电介质中的电荷俘获层以及自耗尽沟道。
[0093]图5呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0094]图6呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0095]图7呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0096]图8呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0097]图9呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0098]图10呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0099]图11呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0100]图12呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0101]图13呈现了根据本文中所描述的方面以及实施例的功率半导体器件的形成的截面视图。
[0102]图14呈现了根据本文中所描述的方面以及实施例的形成常关型栅控p-1-n开关的实例功率半导体结构的另一截面视图，所述栅控p-1-n开关具有在电介质中的电荷俘获层以及自耗尽沟道。
[0103]图15呈现了根据本文中所描述的方面以及实施例的形成常关型栅控p-1-n开关的另一实例功率半导体结构的截面视图，所述栅控P-1-n开关具有在电介质中的电荷俘获层以及自耗尽沟道。
[0104]图16提供了根据本文中所描述的方面以及实施例的用于制造形成常关型栅控P-1-n开关的功率半导体结构的实例过程的流程图，所述栅控p-1-n开关具有在电介质中的电荷俘获层以及自耗尽沟道。
[0105]图17提供了根据本文中所描述的方面以及实施例的用于将具有在电介质中的电荷俘获层以及自耗尽沟道的功率半导体用作常关型栅控P-1-n开关的实例过程的流程图。
[0106]图18提供了根据本文中所描述的方面以及实施例的用于将具有在电介质中的电荷俘获层以及自耗尽沟道的功率半导体用作常关型栅控P-1-n开关的另一实例过程的流程图。
【具体实施方式】
[0107]参考图式描述本发明的各种方面或特征，其中相同的参考标号始终用于指代相同的元件。在本说明书中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，应理解，可以在没有这些具体细节的情况下，或者利用其它方法、组件、材料等实践本发明的特定方面。在其它情况下，以框图形式示出众所周知的结构以及器件以便于描述本发明。
[0108]作为介绍，本文中所揭示的标的物涉及由于低正向压降以及低关断能量而具有低功率损耗的功率半导体器件。为了实现此目的以及其它目的，本发明提供了常关型沟槽栅控P-1-n开关，所述栅控p-1-n开关具有在栅极电介质中的电荷俘获材料以及自耗尽沟道。本发明的功率半导体可以用作各种电子系统以及器件中的开关，并且特别地适合于例如电机驱动以及开关电源等高压功率(例如，其中输入和/或输出电压大于200V)电子系统。
[0109]在一个方面中，提供一种功率半导体结构，所述功率半导体结构包括:沟槽，所述沟槽利用包括三层的栅极电介质加衬，所述三层包括内层、外层、以及在内层与外层之间形成的中间层；以及栅极电极，所述栅极电极在沟槽内并且与内层相邻而形成。所述结构进一步包含:第一导电类型的轻掺杂沟道，所述轻掺杂沟道位于紧邻沟槽的第一侧面处并且与外层相邻，其中所述轻掺杂沟道掺杂不超过第一界定掺杂程度；以及第一导电类型的轻掺杂漂移区，所述轻掺杂漂移区位于沟槽的第二侧面下方、沟道下方并且与外层相邻，其中所述轻掺杂漂移区掺杂不超过第二界定掺杂程度。所述结构进一步包含:第一导电类型的阴极区，所述阴极区位于沟道上方且与沟道相邻并且与外层相邻；第二导电类型的重掺杂区，所述重掺杂区位于阴极区上方且与阴极区相邻并且与外层相邻，其中所述重掺杂区掺杂不小于第三界定掺杂程度；以及第一导电类型的另一重掺杂区，所述另一重掺杂区位于阴极区上方且与阴极区相邻并且与第二导电类型的重掺杂区相邻，其中所述另一重掺杂区掺杂不小于第四界定掺杂程度。短接第一导电类型的另一重掺杂区与第二导电类型的重掺杂区的阴极电极，其中阴极区经由第一导电类型的另一重掺杂区连接到所述阴极电极上。
[0110]在另一方面中，提供一种用于形成功率半导体结构的方法，所述方法包含在具有第一导电类型的硅晶片衬底的上部区形成具有第一导电类型的阴极区，其中所述阴极区具有比晶片衬底材料更高的掺杂浓度。所述方法进一步包含在阴极区内形成沟槽，并且所述沟槽延伸到硅晶片衬底中，以建立在沟槽的第一侧面上且在阴极区下方的沟道以及在沟槽及沟道下方的漂移区；在沟槽内形成包括三层的栅极电介质，所述三层包括与沟槽的第一表面相邻的外层、与外层的第二表面相邻的中间层以及与内层的第三表面相邻的内层；以及在沟槽内并且与栅极电介质的内层相邻而形成栅极电极。所述方法进一步包含在阴极区的上部部分内并且与栅极电介质的外层相邻而形成第二导电类型的重掺杂区；以及在阴极区的上部部分内并且与第二导电类型的重掺杂区相邻而形成第一导电类型的另一重掺杂区，其中第二导电类型的重掺杂区以及第一导电类型的另一重掺杂区对应地具有比阴极区更高的掺杂浓度。所述方法进一步包含形成阴极电极，所述阴极电极短接第一导电类型的另一重掺杂区以及第二导电类型的重掺杂区；以及经由第一导电类型的另一重掺杂区将阴极区连接到阴极电极上。
[0111]在又一方面中，揭示一种控制功率半导体器件导通和关断的方法。所述功率半导体器件包括:栅极电极，所述栅极电极在沟槽内形成并且具有栅极电介质，所述栅极电介质具有给沟槽内的栅极电极的表面加衬的电荷俘获材料；第一导电类型以及第一掺杂浓度的沟道，所述沟道位于紧邻沟槽的第一侧面处并且与栅极电介质相邻。所述功率半导体器件进一步包含:第一导电类型以及大于第一掺杂浓度的第二掺杂浓度的阴极区，所述阴极区位于沟道上方且与沟道相邻并且与栅极电介质相邻，所述阴极区包括第二导电类型以及大于第二掺杂浓度的第三掺杂浓度的第一掺杂区，所述第一掺杂区位于阴极区的上部区域中并且与栅极电介质相邻；以及第一导电类型以及大于第二掺杂浓度的第四掺杂浓度的第二掺杂区，所述第二掺杂区位于阴极区的上部区域中并且与第一掺杂区相邻。所述功率半导体器件进一步包含阴极电极，所述阴极电极短接第一掺杂区以及第二掺杂区，其中所述阴极区通过第二掺杂区连接到阴极电极上，所述方法包括。
[0112]本发明的方法包含将功率半导体器件设定成关断状态以阻断对器件的电压提供，所述设定包括:基于包含在电荷俘获材料中的固定电荷的量，在栅极电极与第一掺杂区之间的栅极电介质的表面处形成具有零栅偏压的反型层；在阴极区与反型层之间产生内建电势；以及在沟道中建立完全耗尽状态。
[0113]现将参考图式描述本发明的功率半导体器件。尽管本发明的功率半导体器件图示为n沟道功率半导体器件，但应注意本发明同样适用于P沟道功率半导体器件。
[0114]首先参考图1，所呈现的是常规IGBT器件100的截面视图以及在导通状态下所述器件的等离子体分布。器件100是MOS控制PNP双极结型晶体管。器件100包括在η缓冲区115以及P+集电极区116上形成的轻掺杂(在I X 10 13CnT3与I X 10 15CnT3之间)η _漂移区114。η缓冲115区的激活用量在IXlO11Cm-2与I X 10 13cm_2之间，并且ρ +集电极区116的激活用量在I X 112CnT2与I X 10 14CnT2之间。集电极/阳极电极122位于ρ +集电极区116下方。器件100进一步包含位于η_漂移区114上方的栅极介电层134以及在栅极介电质上方的栅极电极121。栅极介电质134是通常为氧化硅的单一绝缘体层。
[0115]器件100进一步包含通常通过离子注入以及退火形成的ρ基113。常见IGBT的ρ基113的典型的峰值掺杂浓度在I X 116CnT3与I X 10 18CnT3之间。ρ基113包含重掺杂(在I X 118CnT3与 I X 10 21CnT3之间)ρ +区 111 以及重掺杂(在 I X 10 18CnT3与 I X 10 21CnT3之间)η+源极区112。ρ基113通过重掺杂ρ +区111连接到发射电极/源极电极120上。
[0116]器件100的