据一个替代实施例的形成栅控p-1-n开关的功率半导体器件1500的截面，所述栅控P-1-n开关具有在栅极电介质中的电荷俘获材料以及自耗尽沟道。除移除了 η缓冲15区之外，器件1500与器件300相似。确切地说，器件1500包含NPT背面设计。器件1500具有与器件300的η_漂移区相比相对较厚的η _漂移区14并且不包含η缓冲15区。除跳过形成η缓冲区的步骤之外，器件1500的形成与器件1400的形成相似。
[0153]本文中形成的所得功率器件在任何电子器件都有用。例如，所得功率器件在计算机、家用电器、工业设备、手持式器件、电信设备、医疗设备、研发设备、交通工具、雷达/卫星器件等中有用。手持式装置，并且确切地说手持式电子装置，由于存储装置的尺寸小以及重量轻而实现了便携性的改进。手持式装置的实例包含手机以及其它双向通信装置、个人数据助理、掌上电脑、寻呼机、笔记本电脑、遥控器、记录器(视频以及音频)、收音机、小电视机以及网络浏览器、相机等。在一个示例性实施例中，本发明的功率半导体器件(例如，器件300以及1500)特别地适合用作在例如电机驱动以及开关电源等各种高压功率(例如，其中输入和/或输出电压大于200V)电子系统以及装置中的开关。
[0154]图16到18图示了根据本发明的特定方面的方法。尽管为简单说明的目的将所述方法示出且描述为一系列动作，但应理解并且了解，本发明不受动作次序限制，因为一些动作可以不同于本文中所示出且描述的次序发生和/或与其它动作同时发生。例如，所属领域的技术人员将理解并且了解，所述方法可以替代地表示为(例如在一个状态图中的)一系列相关状态或事件。此外，并不需要所有所图示的动作来实施根据本发明的特定方面的方法。另外，将进一步了解，在下文中以及贯穿本发明所揭示的方法能够存储在制品上以便于将此类方法传输以及传送到计算机。
[0155]现在转向图16，所呈现的是根据本发明的各方面以及实施例的用于制造功率半导体器件的过程1600的概要流程图。在1602处，在具有第一导电类型的硅晶片衬底的上部区中形成具有第一导电类型(例如，η型或P型)的阴极区(例如，阴极区η 17)，其中所述阴极区具有比晶片衬底材料更高的掺杂浓度。例如，当形成η沟道功率半导体器件时，可以经由以IX 116CnT3与约1X10 19CnT3之间的浓度将η型离子注入到η_娃晶片的上部区中并且退火来形成阴极区。在1604处，在阴极区内形成沟槽(例如，沟槽601)并且所述沟槽延伸到硅晶片衬底中，以建立在沟槽的第一侧面上且在阴极区下方的沟道(例如，η_沟道18)以及在沟槽及沟道下方的漂移区(例如，η—漂移区14)。例如，沟槽可以经由蚀刻形成。在1606处，在沟槽内形成栅极电介质。栅极电介质(例如，栅极电介质35)由三层构成，所述三层包括与沟槽的第一表面相邻的外层(例如，层30)、与外层的第二表面相邻的中间层(例如，层31)以及与内层的第三表面相邻的内层(例如，层32)。在一个方面中，栅极电介质形成ONO堆叠，其中中间层是电荷俘获层。基于成品功率半导体器件所希望的预定阈值电压，可以选择/确定包含在电荷俘获层中的固定电荷的量。
[0156]在1608处，在沟槽内并且与栅极电介质的内层相邻而形成栅极电极(例如，栅极电极21)。在1610处，在阴极区的上部部分内并且与栅极电介质的外层相邻而形成第二导电类型的重掺杂区(例如，重掺杂P+区11)。例如，经由以约I X 10 18CnT3与约IXlO21Cnr3之间的浓度将P离子注入到阴极区的上部部分中并且退火，可以形成重掺杂P+区。在1612处，在阴极区的上部部分内并且与第二导电类型的重掺杂区相邻的第一导电类型的另一重掺杂区(例如，重掺杂11+_区12)。例如，经由以约IX 10 18CnT3与约I X 10 21CnT3之间的浓度将η离子注入到阴极区的上部部分中并且退火，可以形成重掺杂η_区。第二导电类型的重掺杂区以及第一导电类型的另一重掺杂区对应地具有比阴极区更高的掺杂浓度，并且阴极区具有比沟道更高的掺杂浓度。在1614处，形成短接第一导电类型的另一重掺杂区与第二导电类型的重掺杂区的阴极电极，并且在1616处，经由第一导电类型的另一重掺杂区将阴极区连接到阴极电极上。在形成功率半导体的正面之后，随后将功率半导体器件的背面形成为具有穿通型配置或NPT型配置的。
[0157]图17呈现了根据本发明的各方面以及实施例的用于将功率半导体器件用作开关来控制提供给器件的电压量的实例过程1700的概要流程图。在1702处，使用功率半导体器件来控制提供给器件的电压量，其中所述功率半导体器件是沟槽式栅控P-1-n开关，所述开关具有在栅极电介质中的电荷俘获材料以及自耗尽沟道(例如，器件300、1400、1500等)。确切地说，功率半导体器件由栅极电极构成，所述栅极电极在沟槽内形成并且具有栅极电介质，所述栅极电介质具有给沟槽内的栅极电极的表面加衬的电荷俘获材料。第一导电类型以及第一掺杂浓度的沟道位于紧邻沟槽的第一侧面处并且与栅极电介质相邻。第一导电类型以及大于第一掺杂浓度的第二掺杂浓度的阴极区位于沟道上方且与沟道相邻并且与栅极电介质相邻。阴极区包含第二导电类型以及大于第二掺杂浓度的第三掺杂浓度的第一掺杂区，所述第一掺杂区位于阴极区的上部区域中并且与栅极电介质相邻；以及第一导电类型以及大于第二掺杂浓度的第四掺杂浓度的第二掺杂区，所述第二掺杂区位于阴极区的上部区域中并且与第一掺杂区相邻。在一个方面中，第三掺杂浓度以及第四掺杂浓度是相同的或大体上相似的(例如，I X 118CnT3以及约I X 10 21CnT3)。功率半导体进一步包含短接第一掺杂区以及第二掺杂区的阴极电极，其中阴极区通过第二掺杂区连接到阴极电极上。
[0158]在1704处，用于使用本发明的功率半导体器件来控制提供给器件的功率的量的方法包含将功率半导体器件设定成关断状态以阻断对所述器件的电压提供。确切地说，通过上述配置，当向栅极电极施加低电压(例如，在阈值电压之下)或不施加电压(例如，正电压)时，功率半导体是常关型器件。因此在一个方面中，通过移除一定量的向栅极电极施加的电压，使得施加到栅极电极上的电压量在用于开启功率半导体器件所需的阈值电压之下，可以将功率半导体从导通状态切换到关断状态。
[0159]用于将功率半导体器件设定成关断状态的过程以调出框1706表示。确切地说，在1708处，基于包含在电荷俘获材料中的固定电荷的量，在栅极电极与第一掺杂区之间的栅极电介质的表面处形成具有零栅偏压的反型层(例如，层402)。在1710处，在阴极区与反型层之间产生内建电势，并且在1712处，在沟道中建立完全耗尽状态。过程1700可以用于控制提供给任何合适的器件的电压量。在示例性实施例中，过程1700用于控制提供给例如电机驱动以及开关电源等各种高压功率(例如，其中输入和/或输出电压大于200V)电子系统以及器件的电压量。
[0160]图18呈现了根据本发明的各方面以及实施例的用于将功率半导体器件用作开关来控制提供给器件的电压量的另一实例过程1800的概要流程图。在1802处，使用功率半导体器件来控制提供给器件(例如，电机驱动或和开关电源)的电压量，其中所述功率半导体器件是沟槽式栅控P-1-n开关，所述开关具有在栅极电介质中的电荷俘获材料以及自耗尽沟道(例如，器件300、1400、1500等)。在1804处，用于使用本发明的功率半导体器件来控制提供给器件的功率的量的方法包含将功率半导体器件设定成关断状态以阻断对所述器件的电压提供。用于将功率半导体器件设定成关断状态的过程以调出框1806表示。确切地说，在1808处，基于包含在电荷俘获材料中的固定电荷的量，在栅极电极与第一掺杂区之间的栅极电介质的表面处形成具有零栅偏压的反型层(例如，层402)。在1810处，在阴极区与反型层之间产生内建电势，并且在1812处，在沟道中建立完全耗尽状态。
[0161]在1814处，用于使用本发明的功率半导体器件来控制提供给器件的功率的量的方法进一步包含将半导体器件从关断状态切换到导通状态，以向所述器件提供电压。用于将功率半导体器件设定成关断状态的过程以调出框1816表示。在1818处，将电压(例如，大于阈值电压的正电压)施加到栅极电极上。在1820处，将反型层转变成积累层。在1822处，将沟道转换至导通状态，并且在1824处，通过沟道产生电流。
[0162]上文已经描述的内容包含本发明的实例。当然，不可能出于描述本发明的目的而描述组件或方法的每一可设想组合，但所属领域的技术人员可以认识到，本发明的另外的组合以及排列是可能的。所以，本发明意图包涵落入所附权利要求书的精神和范围内的所有此类更改、修改以及变化。此外，就将术语“包含”以及“涉及”用于或者【具体实施方式】或者权利要求书中而言，如“包括”在权利要求书中用作过渡词时所诠释的一样，此类术语意图以类似于术语“包括”的方式为包含性的。
[0163]贯穿本说明书提到“一个实施例”或“一实施例”意味着结合所述实施例所描述的特定特征、结构或特性包含在至少一个实施例中。因此，贯穿本说明书在不同位置中出现短语“在一个实施例中”或“在一实施例中”不一定都是指同一个实施例。此外，在一或多个实施例中，特定特征、结构或特性可以任何合适方式组合。
[0164]词“示例性”和/或“证明性”在本文中用以意指充当实例、例子或说明。为免存疑，本文中所揭示的标的物不受此类实例限制。另外，本文中描述为“示例性”和/或“证明性”的任何方面或设计不一定解释为比其它方面优选的或有利的，也不意指排除所属领域的技术人员已知的等效示例性结构以及技术。此外，就将术语“包含”、“具有”、“含有”以及其它类似的词用于或者【具体实施方式】或者权利要求书中而言，此类术语意图以类似于作为开放过渡词的术语“包括”的方式为包含性的，而不排除任何另外或其它元件。
【主权项】
1.一种功率半导体结构，其包括: 沟槽，所述沟槽被包括三层的栅极电介质加衬，所述三层包括内层、外层、以及在所述内层与所述外层之间形成的中间层； 栅极电极，所述栅极电极在所述沟槽内并且与所述内层相邻而形成； 第一导电类型的轻掺杂沟道，所述轻掺杂沟道位于紧邻所述沟槽的第一侧面处并且与所述外层相邻，其中所述轻掺杂沟道掺杂不超过第一界定掺杂程度； 所述第一导电类型的轻掺杂漂移区，所述轻掺杂漂移区位于所述沟槽的第二侧面下方、所述沟道下方、并且与所述外层相邻，其中所述轻掺杂漂移区掺杂不超过第二界定掺杂程度； 第一导电类型的阴极区，所述阴极区位于所述沟道上方且与所述沟道相邻并且与所述外层相邻； 第二导电类型的重掺杂区，所述重掺杂区位于所述阴极区上方且与所述阴极区相邻并且与所述外层相邻，其中所述重掺杂区掺杂不小于第三界定掺杂程度； 所述第一导电类型的另一重掺杂区，所述另一重掺杂区位于所述阴极区上方且与所述阴极区相邻并