一种功率半导体结构及其形成方法
【技术领域】
[0001]本发明大体上涉及功率半导体，并且确切地说涉及栅控p-1-n开关，所述开关具有在栅极电介质中的电荷俘获材料以及自耗尽沟道。
【背景技术】
[0002]功率半导体器件广泛用作电机驱动以及开关电源等功率电子系统中的开关。为获得高效率的功率电子系统，需要具有低功率损耗的功率半导体器件。在高压功率电子系统(例如，其中输入和/或输出电压大于200V)中，双载流子功率半导体器件(也称为双极功率半导体器件)通常用于实现此目标。在此额定电压中考虑的双载流子功率半导体器件是绝缘栅双极型晶体管(IGBT)以及金属氧化物半导体(MOS)栅控闸流晶体管(MCT)。然而，已发现，当缩放到高电压(例如，600到6000V)中时，IGBT受高正向压降以及高关断能量的限制。另外，MCT在高阻断电压下受低可控电流容量的限制。因此，现有的设计用于高压功率电子系统的双载流子半导体器件是不适当的。
[0003]上述常规功率半导体器件的缺陷仅意图提供对当前技术的一些问题的概述，且并不意图是详尽的。现有技术的其它问题以及本文中所描述的一些各种非限制性实施例的相应益处，可以在审阅以下【具体实施方式】之后变得更加清楚。
【发明内容】
[0004]本发明提供具有在栅极电介质中的电荷捕获俘获材料以及自耗尽通道沟道的栅控p-1-n开关结构以及相应的制造方法。
[0005]—种功率半导体结构，其包括:
[0006]沟槽，所述沟槽被包括三层的栅极电介质加衬，所述三层包括内层、外层、以及在所述内层与所述外层之间形成的中间层；
[0007]栅极电极，所述栅极电极在所述沟槽内并且与所述内层相邻而形成；
[0008]第一导电类型的轻掺杂沟道，所述轻掺杂沟道位于紧邻所述沟槽的第一侧面处并且与所述外层相邻，其中所述轻掺杂沟道掺杂不超过第一界定掺杂程度；
[0009]所述第一导电类型的轻掺杂漂移区，所述轻掺杂漂移区位于所述沟槽的第二侧面下方、所述沟道下方、并且与所述外层相邻，其中所述轻掺杂漂移区掺杂不超过第二界定掺杂程度；
[0010]第一导电类型的阴极区，所述阴极区位于所述沟道上方且与所述沟道相邻并且与所述外层相邻；
[0011]第二导电类型的重掺杂区，所述重掺杂区位于所述阴极区上方且与所述阴极区相邻并且与所述外层相邻，其中所述重掺杂区掺杂不小于第三界定掺杂程度；
[0012]所述第一导电类型的另一重掺杂区，所述另一重掺杂区位于所述阴极区上方且与所述阴极区相邻并且与所述第二导电类型的所述重掺杂区相邻，其中所述另一重掺杂区掺杂不小于第四界定掺杂程度；以及
[0013]阴极电极，所述阴极电极短接所述第一导电类型的所述另一重掺杂区与所述第二导电类型的所述重掺杂区，其中所述阴极区经由所述第一导电类型的所述另一重掺杂区连接到所述阴极电极上。
[0014]进一步的，所述栅极电介质的所述中间层包括电荷俘获材料。
[0015]更进一步的，所述电荷俘获材料包括氮化硅或硅纳米晶体中的至少一者，并且其中负固定电荷存在于所述电荷俘获材料中。
[0016]进一步的，当所述功率半导体结构处于关断状态时，在所述第二导电类型的所述重掺杂区与所述外层之间具有零栅偏压下的反型层。
[0017]更进一步的，基于在所述阴极区与所述反型层之间产生的内建电势，当所述半导体结构处于所述关断状态时，所述沟道处于自耗尽状态。
[0018]更进一步的，基于向所述栅极电极施加正电压，当所述功率半导体结构处于导通状态时，所述反型层被转变成积累层并且所述沟道电荷态变成中性。
[0019]进一步的，所述阴极区具有比所述沟道更高的掺杂浓度。
[0020]更进一步的，所述阴极区具有在I X 116CnT3与1X10 19cm_3之间的掺杂浓度。
[0021]进一步的，所述第一界定掺杂程度以及所述第二界定掺杂程度是在IX 113CnT3与IX 115CnT3之间的掺杂浓度范围的对应上限，并且所述第三界定掺杂程度以及所述第四界定掺杂程度是在I X 118CnT3与I X 10 21CnT3之间的另一掺杂浓度范围的对应下限。
[0022]进一步的，所述栅极电介质的所述外层包括自然氧化硅。
[0023]进一步的，所述栅极电介质的所述内层包括氧化硅或氧化铝中的至少一者。
[0024]进一步的，所述的功率半导体结构，其进一步包括:
[0025]所述第一导电类型的缓冲区，所述缓冲区位于与所述轻掺杂漂移区相邻处并且在所述轻掺杂漂移区下方；
[0026]所述第二导电类型的重掺杂阳极区，所述重掺杂阳极区位于与所述缓冲区相邻处并且在所述缓冲区下方，其中所述重掺杂阳极区掺杂不小于第五界定掺杂程度；以及
[0027]阳极电极，所述阳极电极位于与所述阳极区相邻处并且在所述阳极区下方。
[0028]更进一步的，所述的功率半导体结构，其进一步包括:
[0029]所述第二导电类型的重掺杂阳极区，所述重掺杂阳极区位于与所述漂移区相邻处并且在所述漂移区下方，其中所述重掺杂阳极区掺杂不小于第五界定掺杂程度；以及阳极电极，所述阳极电极与所述阳极区相邻并且在所述阳极区下方。
[0030]更进一步的，所述的第五界定掺杂程度是在IX 118CnT3与IX 10 21CnT3之间的掺杂浓度范围内。
[0031]一种用于形成功率半导体结构的方法，其包括:
[0032]在具有第一导电类型的硅衬底晶片的上部区中形成具有所述第一导电类型的阴极区，其中所述阴极区具有比所述晶片衬底材料更高的掺杂浓度；
[0033]在所述阴极区内形成沟槽，并且所述沟槽延伸到所述硅晶片衬底中，以建立在所述沟槽的第一侧面上且在所述阴极区下方的沟道以及在所述沟槽及所述沟道下方的漂移区；
[0034]在所述沟槽内形成包括三层的栅极电介质，所述三层包括与所述沟槽的第一表面相邻的外层、与所述外层的第二表面相邻的中间层以及与所述内层的第三表面相邻的内层；
[0035]在所述沟槽内并且与所述栅极电介质的所述内层相邻处形成栅极电极；
[0036]在所述阴极区的上部部分内并且与所述栅极电介质的所述外层相邻处形成第二导电类型的重掺杂区；
[0037]在所述阴极区的所述上部部分内并且与所述第二导电类型的所述重掺杂区相邻而形成所述第一导电类型的另一重掺杂区，其中所述第二导电类型的所述重掺杂区以及所述第一导电类型的所述另一重掺杂区对应地具有比所述阴极区更高的掺杂浓度；
[0038]形成阴极电极，所述阴极电极短接所述第一导电类型的所述另一重掺杂区与所述第二导电类型的所述重掺杂区；以及
[0039]经由所述第一导电类型的所述另一重掺杂区将所述阴极区连接到所述阴极电极上。
[0040]进一步的，所述形成所述第一导电类型以及所述第二导电类型的所述另一重掺杂区包括以I X 118CnT3与I X 10 21CnT3之间的浓度进行的离子注入，以及退火。
[0041]进一步的，所述形成所述第一导电类型的所述阴极区包括以IX 116CnT3与I X 119CnT3之间的浓度进行的离子注入，以及退火。
[0042]进一步的，所述形成所述沟槽包括蚀刻。
[0043]进一步的，所述外层包括氧化物并且所述形成所述栅极电介质包括氧化所述沟槽的所述表面以形成所述氧化物。
[0044]进一步的，所述中间层包括电荷俘获材料。
[0045]更进一步的，用于形成功率半导体结构方法，进一步包括:
[0046]确定所述功率半导体结构的阈值电压；以及
[0047]基于所述阈值电压选择包含在所述电荷俘获材料中的固定电荷的量。
[0048]进一步的，所述中间层包括氮化硅或硅纳米晶体中的至少一者。
[0049]更进一步的，所述形成所述栅极电介质包括在形成所述外层之后经由化学气相沉积形成所述中间层。
[0050]更进一步的，所述形成所述栅极电介质包括在所述内层的形成之后经由硅离子注入形成所述中间层。
[0051]进一步的，所述内层包括氧化硅或氧化铝中的至少一者。
[0052]更进一步的，所述形成所述内层包括采用原子层沉积。
[0053]进一步的，所述形成所述栅极电介质包括氧化所述中间层以形成所述内层。
[0054]进一步的，用于形成功率半导体结构的方法，进一步包括:
[0055]将所述功率半导体结构设定成关断状态，所述设定包括在所述第二导电类型的所述重掺杂区与所述栅极电介质的所述外层之间形成具有零栅偏压下的反型层。
[0056]更进一步的，所述将所述功率半导体结构设定成所述关断状态进一步包括:
[0057]在所述阴极区与所述反型层之间产生内建电势；以及
[0058]建立自耗尽沟道状态。
[0059]进一步的，所述用于形成功率半导体结构的方法，进一步包括将所述半导体结构从所述关断状态切换到导通状态，所述切换包括:
[0060]向所述栅极电极施加正电压；
[0061]将所述反型层转变成积累层；以及
[0062]将所述沟道转换至导通状态。
[0063]进一步的，所述用于形成功率半导体结构的方法，进一步包括:
[0064]形成与所述漂移区相邻并且在所述漂移区下方的所述第一导电类型的缓冲区；
[0065]形成与所述缓冲区相邻并且在所述缓冲区下方的所述第二导电类型的重掺杂阳极区；以及
[0066]形成与所述阳极区相邻并且在所述阳极区下方的阳极电极。
[0067]进一步的，所述用于形成功率半导体结构的方法，进一步包括:
[0068]与所述漂移区相邻并且在所述漂移区下方形成所述第二导电类型的重掺杂阳极区；以及
[0069]与所述阳极区相邻并且在所述阳极区下方形成阳极电极。
[0070]一种控制功率半导体器件导通和关断的方法，所述功率半导体器件包括:
[0071]栅极电极，所述栅极电极在沟槽内形成并且具有栅极电介质，所述栅极电介质具有给所述沟槽内的所述栅极电极的表面加衬的电荷俘获材料；
[0072]第一导电类型以及第一掺杂浓度的沟道，所述沟道位于紧邻所述沟槽的第一侧面处并且与所述栅极电介质相邻；
[0073]所述第一导电类型以及大于所述第一掺杂浓度的第二掺杂浓度的阴极区，所述阴极区位于所述沟道上方且与所述沟道相邻并且与所述栅极电介质相邻，所述阴极区包括第二导电类型以及大于所述第二掺杂浓度的第三掺杂浓度的第一掺杂区，所述第一