第一多晶硅栅(110)表面部分区域上； 在所述第二 P阱(105)上从左到右依次设有所述第二多晶硅栅(116)、所述第四N+注入区(117)、所述第五场氧隔离区(118)、所述第三P+注入区(119)和所述第六场氧隔离区(120)； 所述第二多晶硅栅(116)的左侧与所述第二 P阱(105)的左侧边缘相连，所述第二多晶硅栅(116)的右侧与所述第四N+注入区(117)的左侧相连，所述第四N+注入区(117)的右侧与所述第五场氧隔离区(118)的左侧相连，所述第五场氧隔离区(118)的右侧与所述第三P+注入区(119)的左侧相连，所述第三P+注入区(119)的右侧与所述第六场氧隔离区(120)的左侧相连，所述第六场氧隔离区(120)的右侧与所述第二 P阱(105)的右侧边缘相连； 所述第四场氧隔离区(115)横跨在所述第一 N阱(104)与所述第二 P阱(105)之间的表面部分区域上，所述第四场氧隔离区(115)的右侧部分区域覆盖在所述第二多晶硅栅(116)的部分表面区域上，所述第四场氧隔离区(115)的左侧部分区域覆盖在所述第一N阱(104)的部分表面区域上，所述第四场氧隔离区(115)的左侧与所述第二 P+注入区(114)的右侧相连； 所述第一 P+注入区(107)通过接触孔与金属层I的第一金属层(201)相连，所述第一 N+注入区(109)通过接触孔与金属层I的第二金属层(202)相连，所述第三N+注入区(113)通过接触孔与金属层I的第三金属层(203)相连，所述第二 P+注入区(114)通过接触孔与金属层I的第四金属层(204)相连，所述第四N+注入区(117)通过接触孔与金属层I的第五金属层(205)相连，所述第三P+注入区(119)通过接触孔与金属层I的第六金属层(206)相连，所述第一多晶硅栅(110)通过接触孔与金属层I的第七金属层(207)相连，所述第二多晶硅栅(116)通过接触孔与金属层I的第八金属层(208)相连，金属层I的所述第一金属层(201)、所述第二金属层(202)、所述第三金属层(203)、所述第四金属层(204)、所述第五金属层(205)、所述第六金属层(206)、所述第七金属层(207)、所述第八金属层(208)分别覆盖在所述第一 P+注入区(107)、所述第一 N+注入区(109)、所述第三N+注入区(113)、所述第二 P+注入区(114)、所述第四N+注入区(117)、所述第三P+注入区(119)、所述第一多晶硅栅(110)和所述第二多晶硅栅(116)的表面区域上； 在金属层2的第九金属层(209)上设有金属通孔(210)，金属层I的所述第三金属层(203)、所述第四金属层(204)均通过所述金属通孔(210)与金属层2的所述第九金属层(209)相连，所述金属通孔(210)与第一焊盘相连，用作器件的阳极；在金属层2的第十金属层(211)上设有金属通孔(212)，金属层I的所述第一金属层(201)、所述第二金属层(202)、所述第五金属层(205)、所述第六金属层(206)、所述第七金属层(207)和所述八金属层(208)均通过所述金属通孔(212)与金属层2的所述第十金属层(211)相连，所述金属通孔(212)与第二焊盘相连，用作器件的阴极； 当高压ESD脉冲的正极与器件的所述阳极相连，高压ESD脉冲的负极与器件的所述阴极相连时，一方面由所述第三N+注入区(113)、所述第二 N+注入区(112)、所述第一多晶硅栅(110)、所述第三场氧隔离区(111)、所述第一 N阱(104)、所述第一 P阱(103)和所述第一 N+注入区(109)构成一 LDMOS结构的ESD电流路径，且所述第二 N+注入区(112)横跨在所述第一 P阱(103)和所述第一 N阱(104)之间，以降低LDMOS结构的触发电压；另一方面由所述第三N+注入区(113)、所述第二 P+注入区(114)、所述第二多晶硅栅(116)、所述第四场氧隔离区(115)、所述第一 N阱(104)和所述第二 P阱(105)构成一 LDM0S-SCR结构的ESD电流泄放路径，以提高维持电压和ESD鲁棒性。
2.如权利要求1所述的一种具有小回滞窗口的高压ESD保护器件，其特征在于:由所述第三N+注入区(113)和所述第一 N阱(104)构成一寄生的电阻R2，由所述第二 P+注入区(114)、所述第一 N阱(104)和所述第一 P阱(103)构成一寄生的晶体管T3，由所述第二N+注入区(112)和所述第一 P阱(103)构成一寄生的齐纳二极管ZD，由所述第一 N+注入区(109)、所述第一 P阱(103)和所述第一 N阱(104)构成一寄生的晶体管Tl，由所述第一P+注入区(107)和所述第一 P阱(103)构成一寄生的电阻R1，由所述第一 N阱(104)、所述第二 P阱(105)和所述第四注入区(117)构成一寄生的晶体管T2，由所述第三P+注入区(119)和所述第二 P阱(105)构成一寄生的电阻R3，所述电阻Rl的第一引脚、所述电阻R3的第一引脚、所述晶体管T2的发射极和所述晶体管Tl的发射极均与器件的所述阴极相连，所述电阻Rl的第二引脚、所述电阻R3的第二引脚、所述晶体管Tl的基极、所述晶体管T2的基极、所述晶体管T3的集电极均与所述齐纳二极管ZD的阳极相连，所述晶体管Tl的集电极、所述齐纳二极管ZD的阴极、所述晶体管T3的基极、所述晶体管T2的集电极均与所述电阻R2的第一引脚相连，所述寄生电阻R2的第二引脚和所述晶体管T3的发射极均与器件的所述阳极相连，在正向ESD脉冲作用下，所述电阻R2、所述晶体管T3、所述晶体管Tl、所述电阻Rl形成一左侧SCR结构，所述电阻R2、所述晶体管T3与所述晶体管T2、所述电阻R3形成一右侧SCR结构，所述左侧SCR结构和所述右侧SCR结构均共用所述晶体管T3的发射极，可降低所述左侧SCR结构和所述右侧SCR结构的电子发射率，提高维持电压。
3.如权利要求1所述的一种具有小回滞窗口的高压ESD保护器件，其特征在于:由所述第一 N+注入区(109)与所述第二 N+注入区(112)构成的间距D1、由所述第四N+注入区(117)和所述第二 P阱(105)的左侧边缘构成的间距D2、由所述第二 N+注入区(112)和所述第三N+注入区(113)构成的所述间距D3均可调，以合理控制器件的触发电压和维持电压。
【专利摘要】一种具有小回滞窗口的高压ESD保护器件，可用于片上高压IC的ESD保护电路。主要由P型衬底、N型埋层、N阱、P阱、若干个P+注入区、若干个N+注入区、多晶硅双栅和若干场氧隔离区构成。该保护器件可在高压ESD脉冲作用下，形成两条由LDMOS与SCR构成的ESD电流泄放路径。该电流泄放路径均以寄生的PNP管和N阱电阻为公共支路，以降低器件的电子发射率，提高维持电压和ESD鲁棒性。另一方面，通过在器件内部设计一齐纳二极管，以降低触发电压，实现具有小回滞窗口的高压ESD保护。
【IPC分类】H01L27-06, H01L27-02
【公开号】CN104576639
【申请号】CN201410765827
【发明人】梁海莲, 毕秀文, 顾晓峰, 丁盛
【申请人】江南大学
【公开日】2015年4月29日
【申请日】2014年12月11日