一种具有小回滞窗口的高压esd保护器件的利记博彩app
【技术领域】
[0001]本发明属于集成电路的静电保护领域，涉及一种高压ESD保护器件，具体涉及一种具有小回滞窗口的高压ESD保护器件，可用于提高片上高压IC ESD保护的可靠性。
【背景技术】
[0002]随着功率集成技术的快速发展，电子产品日益小型化、复杂化，移动硬盘、闪存卡、USB接口和智能手机显示触摸屏等的需求量不断增大，片上高压IC产品的可靠性问题也日益突出。如闪存卡突然间无法读取数据，USB接口无法进行数据通讯，显示触摸屏突然黑屏等可靠性问题越来越引起关注。这些高压IC产品中接口处的片上IC的高压ESD保护，是整个电路系统ESD防护设计中的技术难点。
[0003]当前大部分高压ESD保护器件难以满足高压IC对ESD保护方案的诸多要求:如既要有高于工作电压的维持电压，又要有尽量低于栅氧击穿电压的触发电压，同时还要能通过IEC6001-4-2的ESD保护标准。简而言之，现有的高压ESD保护方案缺乏能够满足窄小ESD窗口的强鲁棒性的ESD保护器件。而且，由于许多高压IC产品常工作在比较“恶劣”的环境下(如高电压、大电流、强电磁干扰、频繁插拔及高低温工作环境等)，使它们的ESD保护设计需要考虑更多因素，集中体现在片上高压ESD保护器件需要具有良好的抗电磁干扰能力，以及ESD保护单元需要具有良好的防误触发能力、抗闩锁能力和强鲁棒性等综合性能。虽然已有部分高压ESD保护方案陆续被提出，如LDMOS-SCR结构的强ESD鲁棒性保护方案和DeMOS结构的耐高压保护方案等。但是一方面由于ESD保护设计受被保护电路的工作特点的限制，另一方面受消费电子对静电防护水平不断提升的需求，片上高压IC的ESD保护设计难以突破已有技术的瓶颈。
【发明内容】
[0004]针对现有ESD保护方案存在的技术缺陷，本发明实施例设计了一种具有小回滞窗口的高压ESD保护器件，充分利用LDMOS器件耐高压和SCR器件鲁棒性强、导通电阻小的特点，通过设计器件结构及合理控制器件的关键特征参数，可降低器件的触发电压，提高器件的维持电压，实现具有小回滞窗口的低导通电阻、强ESD鲁棒性的高可靠性片上高压IC的ESD保护。
[0005]本发明通过以下技术方案实现:
[0006]一种具有小回滞窗口的高压ESD保护器件，其特征在于:主要由P型衬底、N型埋层、第一 P讲、第一 N阱和第二 P阱，第一场氧隔离区、第一 P+注入区、第二场氧隔离区、第一 N+注入区、第一多晶硅栅、第三场氧隔离区、第二 N+注入区、第三N+注入区、第二 P+注入区、第四场氧隔离区、第二多晶硅栅、第四N+注入区、第五场氧隔离区、第三P+注入区和第六场氧隔离区构成；
[0007]在所述P型衬底上设有所述N型埋层；所述N型埋层可增强器件内部电场的均匀分布，以提高器件的ESD鲁棒性；
[0008]在所述N型埋层上从左到右依次设有所述第一 P阱、所述第一 N阱和所述第二 P讲；
[0009]所述N型埋层必须完全覆盖所述第一 N阱，所述第一 P阱的右侧与所述第一 N阱的左侧相连，所述第一 N阱的右侧与所述第二 P阱的左侧相连；
[0010]在所述第一 P阱上从左到右依次设有所述第一场氧隔离区、所述第一 P+注入区、所述第二场氧隔离区、所述第一 N+注入区和所述第一多晶硅栅；
[0011]所述第一场氧隔离区的左侧与所述第一 P阱的左侧边缘相连，所述第一场氧隔离区的右侧与所述第一 P+注入区的左侧相连，所述第一 P+注入区的右侧与所述第二场氧隔离区的左侧相连，所述第二场氧隔离区的右侧与所述第一 N+注入区的左侧相连，所述第一N+注入区的右侧与所述第一多晶硅栅的左侧相连；
[0012]在所述第一 N阱上从左到右依次设有所述第三N+注入区、所述第二 P+注入区，所述第三N+注入区的右侧与所述第二 P+注入区的左侧相连；在所述第三N+注入区的左侧与所述第二 N+注入区的右侧之间设有可变间距D3，所述第二 N+注入区的左侧与所述第一多晶硅栅的右侧相连，所述第二 N+注入区横跨在所述第一 P阱与所述第一 N阱之间的表面部分区域，所述第三场氧隔离区覆盖在所述第二 N+注入区和所述第一多晶硅栅表面部分区域上；
[0013]在所述第二 P阱上从左到右依次设有所述第二多晶硅栅、所述第四N+注入区、所述第五场氧隔离区、所述第三P+注入区和所述第六场氧隔离区；所述第二多晶硅栅的左侧与所述第二P阱的左侧边缘相连，所述第二多晶硅栅的右侧与所述第四N+注入区的左侧相连，所述第四N+注入区的右侧与所述第五场氧隔离区的左侧相连，所述第五场氧隔离区的右侧与所述第三P+注入区的左侧相连，所述第三P+注入区的右侧与所述第六场氧隔离区的左侧相连，所述第六场氧隔离区的右侧与所述第二 P阱的右侧边缘相连；
[0014]所述第四场氧隔离区横跨在所述第一 N阱与所述第二 P阱之间的表面部分区域上，所述第四场氧隔离区的右侧部分区域覆盖在所述第二多晶硅栅的部分表面区域上，所述第四场氧隔离区的左侧部分区域覆盖在所述第一 N阱的部分表面区域上，所述第四场氧隔离区的左侧与所述第二 P+注入区的右侧相连；
[0015]所述第一 P+注入区通过接触孔与金属层I的第一金属层相连，所述第一 N+注入区通过接触孔与金属层I的第二金属层相连，所述第三N+注入区通过接触孔与金属层I的第三金属层相连，所述第二 P+注入区通过接触孔与金属层I的第四金属层相连，所述第四N+注入区通过接触孔与金属层I的第五金属层相连，所述第三P+注入区通过接触孔与金属层I的第六金属层相连，所述第一多晶硅栅通过接触孔与金属层I的第七金属层相连，所述第二多晶硅栅通过接触孔与金属层I的第八金属层相连，金属层I的所述第一金属层、所述第二金属层、所述第三金属层、所述第四金属层、所述第五金属层、所述第六金属层、所述第七金属层、所述第八金属层分别覆盖在所述第一 P+注入区、所述第一 N+注入区、所述第三N+注入区、所述第二 P+注入区、所述第四N+注入区、所述第三P+注入区、所述第一多晶硅栅和所述第二多晶硅栅的表面区域上；
[0016]在金属层2的第九金属层上设有金属通孔，金属层I的所述第三金属层、所述第四金属层均通过所述金属通孔与金属层2的所述第九金属层相连，所述金属通孔与第一焊盘相连，用作器件的阳极；在金属层2的第十金属层上设有金属通孔，金属层I的所述第一金属层、所述第二金属层、所述第五金属层、所述第六金属层、所述第七金属层和所述八金属层均通过所述金属通孔与金属层2的所述第十金属层相连，所述金属通孔与第二焊盘相连，用作器件的阴极；
[0017]当高压ESD脉冲的正极与器件的所述阳极相连，高压ESD脉冲的负极与器件的所述阴极相连时，一方面由所述第三N+注入区、所述第二 N+注入区、所述第一多晶硅栅、所述第三场氧隔离区、所述第一 N阱、所述第一 P阱和所述第一 N+注入区构成一 LDMOS结构的ESD电流路径，且所述第二 N+注入区横跨在所述第一 P阱和所述第一 N阱之间，以降低LDMOS结构的触发电压；另一方面由所述第三N+注入区、所述第二 P+注入区、所述第二多晶硅栅、所述第四场氧隔离区、所述第一 N阱和所述第二 P阱构成一 LDM0