一种数据传输时钟连续调节方法及装置的制造方法
【技术领域】
[0001] 本发明设及数据传输领域，具体设及数字信息传输技术，尤其设及一种数据传输 时钟连续调节方法及装置。
【背景技术】
[0002] 在通信或数据处理系统中，设备间经常需要进行高速数据的交互，而对于一些专 用设备，由于缺乏网口等基于复杂协议的接口，因此，设备间的数据交互通常采用较为简 单的电平接口形式进行传输，如现有技术中为了满足此类应用而形成的一系列电平接口 标准：RS232、LVDS(Low Voltage Differential Si即aling，即低压差分信号技术接口）、 E化(血itter Coupled Logic,即发射极禪合逻辑电路）等接口标准。
[0003] 其中RS232接口标准采用异步传输模式，设备间无数据时钟信号，只是利用约定 好的速率进行数据的接收，其传输速率通常为几十肺PS，该接口标准一般仅适用于低速率 的数据传输。而在LVDS和E化接口标准中，时钟信号伴随数据在设备间传输，其中，LVDS接 口标准采用并行传输，除时钟信号外，设备间通常还需要多根数据线，而单路数据传输速率 能达到200Mbps W上，因此，可W用于较高速率的数据传输；而E化接口标准则采用差分电 平，只需一路时钟信号和一路数据信号，其传输速率可达1抓PS W上，可W适用于高速数据 传输。
[0004] 但无论是LVDS、E化或其它类型的高速数据接口，对于大多数应用来说，其传输的 信号包括两种：连续的时钟信号和连续的数据信号。接收端设备根据接收到的连续时钟信 号对接收到的数据信号进行采样，从而获得有效数据。W下通过一个具体的实施例来说明 现有技术中设备间进行实时高速数据交互的过程，假设设备A为发送端，设备B为接收端， 由于是实时交互，因此，设备A需要接收前级处理设备发过来的数据，同时进行数据处理， 并将处理后的数据实时发送给设备B。而设备A实际接收的数据速率与预设的理论速率有 偏差（属于正常范围，如晶振的溫漂、无线通信中的多普勒频移等影响），假设设备A的预期 速率为化PS，而由于各类因素造成的速率误差为Δ (运个误差随着时间还在动态变化），则 设备A需要向设备B传输的速率为（R+ Δ )bps。如果设备A W化PS的速率向设备B发送 数据，则经过一定时间W后，将会出现数据缓冲单元读空（Δ为正）或溢出（Δ为负）的现 象。针对此问题，目前主要采用对时钟频率进行阶梯性的调节来解决，即先预设一个调节量 Δ^，当发现数据缓冲单元将要溢出的时侯，将时钟频率增加 Δ^，当发现数据缓冲单元 将要读空的时侯将时钟频率减小Δ^，^此来避免缓冲区的上下溢出。但是，采用该方法对 时钟频率进行调节，由于时钟频率的变化是跳变的，因此，会造成数据接收可靠性差、数据 传输速率低的问题。
【发明内容】
阳〇化]有鉴于此，本发明实施例提供一种数据传输时钟连续调节方法及装置，从而提高 数据的传输速率W及接收端接收数据的可靠性。
[0006] 本发明实施例采用W下技术方案：
[0007] 第一方面，本发明实施例提供了一种数据传输时钟连续调节方法，包括：
[0008] 接收前级模块W-定速率输出的数据并在数据缓冲单元中存储；
[0009] 监测所述数据缓冲单元当前的缓存状态，若所述数据缓冲单元当前的缓存状态满 足预设的缓存阔值，则根据所述数据缓冲单元当前的缓存状态确定误差信号；
[0010] 对所述误差信号进行二阶滤波，产生滤波后的时钟补偿信号；
[0011] 根据所述时钟补偿信号与预设的初始频率字确定新的时钟频率；
[0012] 根据所述新的时钟频率读取所述数据缓冲单元中的数据并进行高速并串转换，输 出转换后的串行数据信号和时钟信号。
[0013] 第二方面，本发明实施例还提供了一种数据传输时钟连续调节装置，包括：
[0014] 数据缓冲单元，用于接收前级模块W-定速率输出的数据并进行存储；
[0015] 误差特性转换单元，用于监测所述数据缓冲单元当前的缓存状态，若所述数据缓 冲单元当前的缓存状态满足预设的缓存阔值，则根据所述数据缓冲单元当前的缓存状态确 定误差信号；
[0016] 二阶滤波单元，用于对所述误差信号进行二阶滤波，产生滤波后的时钟补偿信 号；
[0017] 数字频率综合单元，用于根据所述时钟补偿信号与预设的初始频率字确定新的时 钟频率；
[0018] 高速并串转换单元，用于根据所述新的时钟频率读取所述数据缓冲单元中的数据 并进行高速并串转换，输出转换后的串行数据信号和时钟信号。
[0019] 本发明实施例提出的技术方案的有益技术效果是：
[0020] 本发明实施例的技术方案通过接收前级模块W-定速率输出的数据并在数据缓 冲单元中存储，根据监测数据缓冲单元当前的缓存状态W确定误差信号，并对误差信号进 行二阶滤波等处理后从而确定新的时钟频率，根据新的时钟频率读取数据缓冲单元中的数 据并进行高速并串转换，输出转换后的串行数据信号和时钟信号，从而实现对数据时钟频 率进行连续调节，并最终收敛到实际的数据传输速率上去，不仅可W提高高速传输时时钟 频率的稳定性、降低抖动，还可W增加接收端接收数据的可靠性，提高数据收发的速率。
【附图说明】
[0021] 为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所 需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可W根据本发明实施 例的内容和运些附图获得其他的附图。
[0022] 图1是本发明具体实施例一所述的数据传输时钟连续调节方法的流程示意图；
[0023] 图2是本发明具体实施例二所述的数据传输时钟连续调节装置的结构框图。
【具体实施方式】
[0024] 为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面 将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅 是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在 没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[00巧]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[00%] 实施例一
[0027] 图1是本发明具体实施例一所述的数据传输时钟连续调节方法的流程示意图，如 图1所示，所述方法可W包括如下步骤：
[0028] 步骤S101，接收前级模块W-定速率输出的数据并在数据缓冲单元中存储；
[0029] 步骤S102,监测所述数据缓冲单元当前的缓存状态，若所述数据缓冲单元当前的 缓存状态满足预设的缓存阔值，则根据所述数据缓冲单元当前的缓存状态确定误差信号；
[0030] 步骤S103,对所述误差信号进行二阶滤波，产生滤波后的时钟补偿信号；
[0031] 步骤S104,根据所述时钟补偿信号与预设的初始频率字确定新的时钟频率；
[0032] 步骤S105,根据所述新的时钟频率读取所述数据缓冲单元中的数据并进行高速并 串转换，输出转换后的串行数据信号和时钟信号。
[0033] 本发明的技术方案主要适用于设备间需要进行高速连续数据传输的情况，本实施 例的执行主体可W是数据传输时钟连续调节装置，其可W部署在需要发送数据的设备端， 也可W单独部署并通过网络或其他方式分别与需要发送数据的设备端和需要接收数据的 设备端连接，从而实现对数据时钟频率进行连续调节，W提高高速传输时时钟频率的稳定 性、降低抖动，并增加接收端接收数据的可靠性，提高数据收发的速率。
[0034] W下W数据传输时钟连续调节装置单独部署为例进行说明，具体地，例如，当需要 发送数据的设备A要向需要接收数据的设备B实时的发送数据时，设备A可W通过本实施 例提供的数据传输时钟连续调节装置与设备B进行连接，从而数据传输时钟连续调节装置 可W接收前级模块W速率R传输至设备A的数据，并在数据缓冲单元中存储，同时，对数据 缓冲单元当前的缓存状态进行监测，判断数据缓冲单元当前的缓存状态是否满足预设的缓 存阔值，若满足，则根据数据缓冲单元当前的缓存状态确定误差信号。在本实施例中，数据 缓冲单元当前的缓存状态可W包括数据缓冲单元当前缓存的数据量，如果数据缓冲单元当 前缓存的数据量大于数据缓冲单元的总容量的一半，则表示数据缓冲单元当前的缓存状态 满足预设的缓存阔值，此时，可W根据W下公式确定误差信号V :
[0035]
[0036] 其中，V为误差信号，e为自然常数，L为数据缓冲单元的总容量，1为数据缓冲单 元当前缓存的数据量，R为前级模块输出数据的速率，σ为响应时间调节因子，其值为一正 数，可W根据前级模块输出数据的速率R的变化程度来设定。
[0037] 优选地，在本实施例中，响应时间调节因子σ不小于1且不大于128。例如，如果 前级模块输出数据的速率R随时间的变化较大，则σ可取一较大值，W跟踪运种变化；如果 前级模块输出数据的速率R随时间的变化较小，则σ可取一较小值，W获得更稳定的跟踪。
[0038] 进一步的，在本实施例中，可W采用二阶滤波环路对上述误差信号V进行二 阶滤波，从而产生滤波后的时钟补偿信号Afw，其中，Afw= ki*vw+v"3gw，Vagw二 Vfegh 1冲2*Vb,t，Vfcgw为二阶滤波环路中的寄存器，初始值为0, V bst是上一次产生的误差信 号，ki、k2为环路系数，