优选地，环路系数k I、k2为不小于0且不大于1的数。η表示下标，是 大于ο的正整数。例如，第η次进行二阶滤波后的误差信号可w表示为Vw，同理，第η次产 生的滤波后的时钟补偿信号可W表示为A fw。
[0039] 进一步的，数据传输时钟连续调节装置还可W根据预设的初始频率字确定相应频 率的初始时钟频率fw，并结合第η次产生的滤波后的时钟补偿信号Δ fw，从而确定第η次 产生的新的时钟频率f W，本实施例通过加法运算得到f W = f W+ Δ f W，则数据传输时钟连 续调节装置可W根据新的时钟频率读取数据缓冲单元中的数据并进行高速并串转换，W向 设备B输出转换后的串行数据信号和时钟信号。从而实现对数据时钟频率进行连续调节， 并最终收敛到实际的数据传输速率上去，不仅可W提高高速传输时时钟频率的稳定性、降 低抖动，还可W增加接收端接收数据的可靠性，提高数据收发的速率。 阳040] 实施例二
[0041] 图2是本发明具体实施例二所述的数据传输时钟连续调节装置的结构框图，如图 2所示，本实施例所述的数据传输时钟连续调节装置可W包括：
[0042] 数据缓冲单元201，用于接收前级模块W-定速率输出的数据并进行存储；
[0043] 误差特性转换单元202,用于监测所述数据缓冲单元当前的缓存状态，若所述数据 缓冲单元当前的缓存状态满足预设的缓存阔值，则根据所述数据缓冲单元当前的缓存状态 确定误差?胃号；
[0044] 二阶滤波单元203,用于对所述误差信号进行二阶滤波，产生滤波后的时钟补偿信 号；
[0045] 数字频率综合单元204,用于根据所述时钟补偿信号与预设的初始频率字确定新 的时钟频率；
[0046] 高速并串转换单元205,用于根据所述新的时钟频率读取所述数据缓冲单元中的 数据并进行高速并串转换，输出转换后的串行数据信号和时钟信号。
[0047] 进一步的，所述误差特性转换单元202具体用于：
[0048] 监测所述数据缓冲单元当前的缓存状态，所述数据缓冲单元当前的缓存状态包括 所述数据缓冲单元当前缓存的数据量；
[0049] 若所述数据缓冲单元当前缓存的数据量大于所述数据缓冲单元的总容量的一半 时，则根据W下公式确定所述误差信号： 阳化0]
[0051] 其中，V为所述误差信号，e为自然常数，L为所述数据缓冲单元的总容量，1为所 述数据缓冲单元当前缓存的数据量，R为所述前级模块输出数据的速率，σ为响应时间调 节因子，其值为一正数，根据前级模块输出数据的速率R的变化程度来设定。
[0052] 进一步的，所述响应时间调节因子σ不小于1且不大于128。
[0053] 进一步的，所述二阶滤波单元203具体用于：
[0054] 产生滤波后的时钟补偿信号Δ fw ; 阳 05 引其中，Δ f(n)= k i*V(n)+Vreg(n)，Vreg(n)= V reg(n l)+k2*Via"，Vreg(n)为二阶滤波环路中的 寄存器，初始值为0, 是上一次产生的误差信号，k 1、k2为环路系数，η表示下标，是大于 0的正整数。
[0056] 进一步的，所述环路系数ki、kz不小于0且不大于1。
[0057] 进一步的，所述数字频率综合单元204具体用于：
[0058] 根据所述预设的初始频率字确定相应频率的初始时钟频率；
[0059] 将所述初始时钟频率与所述时钟补偿信号相加，得到新的时钟频率。
[0060] 本实施例提供的数据传输时钟连续调节装置可W执行本发明实施例一提供的数 据传输时钟连续调节方法的技术方案，其实现原理和技术效果类似，此处不再寶述。
[0061] W上实施例提供的技术方案中的全部或部分内容可W通过软件编程实现，其软件 程序存储在可读取的存储介质中，存储介质例如：计算机中的硬盘、光盘或软盘。
[0062] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解， 本发明不限于运里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、 重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过W上实施例对本发明进行 了较为详细的说明，但是本发明不仅仅限于W上实施例，在不脱离本发明构思的情况下，还 可W包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1. 一种数据传输时钟连续调节方法，其特征在于，包括： 接收前级模块W-定速率输出的数据并在数据缓冲单元中存储； 监测所述数据缓冲单元当前的缓存状态，若所述数据缓冲单元当前的缓存状态满足预 设的缓存阔值，则根据所述数据缓冲单元当前的缓存状态确定误差信号； 对所述误差信号进行二阶滤波，产生滤波后的时钟补偿信号； 根据所述时钟补偿信号与预设的初始频率字确定新的时钟频率； 根据所述新的时钟频率读取所述数据缓冲单元中的数据并进行高速并串转换，输出转 换后的串行数据信号和时钟信号。2. 如权利要求1所述的方法，其特征在于，所述监测所述数据缓冲单元当前的缓存状 态，若所述数据缓冲单元当前的缓存状态满足预设的缓存阔值，则根据所述数据缓冲单元 当前的缓存状态确定误差信号的操作具体包括： 监测所述数据缓冲单元当前的缓存状态，所述数据缓冲单元当前的缓存状态包括所述 数据缓冲单元当前缓存的数据量； 若所述数据缓冲单元当前缓存的数据量大于所述数据缓冲单元的总容量的一半时，贝U 根据W下公式确定所述误差信号：其中，V为所述误差信号，e为自然常数，L为所述数据缓冲单元的总容量，1为所述数 据缓冲单元当前缓存的数据量，R为所述前级模块输出数据的速率，O为响应时间调节因 子，其值为一正数，根据前级模块输出数据的速率R的变化程度来设定。3. 如权利要求2所述的方法，其特征在于，所述响应时间调节因子O不小于1且不大 于 128。4. 如权利要求2所述的方法，其特征在于，所述对所述误差信号进行二阶滤波，产生滤 波后的时钟补偿信号的操作具体包括： 采用二阶滤波环路对所述误差信号进行二阶滤波； 产生滤波后的时钟补偿信号Afw; 其中，Afw= kl*Vw+VregW，VregW= Vregh 1冲2抑1。"，VregW为二阶滤波环路中的寄存 器，初始值为0, Vbst是上一次产生的误差信号，k 1、k2为环路系数，n表示下标，是大于O的 正整数。5. 如权利要求1~4任一项所述的方法，其特征在于，所述根据所述时钟补偿信号与预 设的初始频率字确定新的时钟频率的操作具体包括： 根据所述预设的初始频率字确定相应频率的初始时钟频率； 将所述初始时钟频率与所述时钟补偿信号相加，得到新的时钟频率。6. -种数据传输时钟连续调节装置，其特征在于，包括： 数据缓冲单元，用于接收前级模块W-定速率输出的数据并进行存储； 误差特性转换单元，用于监测所述数据缓冲单元当前的缓存状态，若所述数据缓冲单 元当前的缓存状态满足预设的缓存阔值，则根据所述数据缓冲单元当前的缓存状态确定误 差信号； 二阶滤波单元，用于对所述误差信号进行二阶滤波，产生滤波后的时钟补偿信号； 数字频率综合单元，用于根据所述时钟补偿信号与预设的初始频率字确定新的时钟频 率. 高速并串转换单元，用于根据所述新的时钟频率读取所述数据缓冲单元中的数据并进 行高速并串转换，输出转换后的串行数据信号和时钟信号。7. 如权利要求6所述的装置，其特征在于，所述误差特性转换单元具体用于： 监测所述数据缓冲单元当前的缓存状态，所述数据缓冲单元当前的缓存状态包括所述 数据缓冲单元当前缓存的数据量； 若所述数据缓冲单元当前缓存的数据量大于所述数据缓冲单元的总容量的一半时，贝U 根据W下公式确定所述误差信号：其中，V为所述误差信号，e为自然常数，L为所述数据缓冲单元的总容量，1为所述数 据缓冲单元当前缓存的数据量，R为所述前级模块输出数据的速率，O为响应时间调节因 子，其值为一正数，根据前级模块输出数据的速率R的变化程度来设定。8. 如权利要求7所述的装置，其特征在于，所述响应时间调节因子O不小于1且不大 于 128。9. 如权利要求7所述的装置，其特征在于，所述二阶滤波单元具体用于： 产生滤波后的时钟补偿信号Afw; 其中，Afw= kl*Vw+VregW，VregW= Vregh 1冲2抑1。"，VregW为二阶滤波环路中的寄存 器，初始值为0, Vbst是上一次产生的误差信号，k 1、k2为环路系数，n表示下标，是大于O的 正整数。10. 如权利要求7~9任一项所述的装置，其特征在于，所述数字频率综合单元具体用 于： 根据所述预设的初始频率字确定相应频率的初始时钟频率； 将所述初始时钟频率与所述时钟补偿信号相加，得到新的时钟频率。
【专利摘要】本发明实施例公开了一种数据传输时钟连续调节方法及装置，所述方法包括：接收前级模块以一定速率输出的数据并在数据缓冲单元中存储；根据监测数据缓冲单元当前的缓存状态以确定误差信号；对误差信号进行二阶滤波等处理后从而确定新的时钟频率；根据新的时钟频率读取数据缓冲单元中的数据并进行高速并串转换，输出转换后的串行数据信号和时钟信号。从而实现对数据时钟频率进行连续调节，并最终收敛到实际的数据传输速率上去，不仅可以提高高速传输时时钟频率的稳定性、降低抖动，还可以增加接收端接收数据的可靠性，提高数据收发的速率。
【IPC分类】H04L1/00
【公开号】CN105656599
【申请号】
【发明人】陈昕, 李璇, 陈茹梅, 宋振宇, 李博
【申请人】航天恒星科技有限公司
【公开日】2016年6月8日
【申请日】2014年11月27日