W介质层顶面为停止层对所述功能层薄膜和栅极金属层薄膜进行化学机 械抛光，形成功能层107和栅极金属层108。
[00引]所述功能层107的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或 几种，厚度为2:0A~60去，形成所述功能层薄膜的工艺为物理气相沉积或者原子层沉积。
[0082] 所述栅极金属层108的材料为铅，形成所述栅极金属层薄膜的工艺为物理气相沉 积。
[0083] 在改性的保护金属层102a上形成的金属栅极，将为器件电学性能带来有益的改 善，降低改性的保护金属层102a中化和C1元素的含量，使器件电学性能稳定且电学参数 波动小，大大降低了器件的失效几率。降低改性的保护金属层102a中0元素的含量，直接 降低了改性的保护金属层电阻值，提高金属栅极可靠性，降低器件开关能耗。
[0084] 综上，本发明实施例提供的半导体结构形成方法，通过去除伪栅层之后的等离子 体改性工艺，降低保护金属层中C、Br、Cl和0元素的含量，从而为器件电学性能带来有益改 善。其中，降低改性的保护金属层中C、化和C1元素的含量，使器件电学性能稳定且电学参 数波动小，大大降低了器件的失效几率；降低改性的保护金属层中0元素的含量，直接降低 了改性的保护金属层电阻值，提高金属栅极可靠性，降低器件开关能耗。进一步地，所述等 离子体改性工艺中的&及化等离子体具有的能量较低且没有垂直于半导体衬底表面的速 度，因此仅适于通过还原反应降低保护金属层内化、C1和0元素的含量，不会由于等离子体 轰击而对保护金属层表面产生大的物理损伤，也不会对被保护金属层覆盖的栅介质层造成 影响。
[0085] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种半导体结构的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底表面形成有伪栅极结构和介质层，所述伪栅极结构 和介质层相互连接分布且顶面齐平，所述伪栅极结构包括位于半导体衬底表面的栅介质 层、位于栅介质层表面的保护金属层和位于所述保护金属层表面的伪栅层； W所述介质层为掩模去除所述伪栅层，形成暴露出保护金属层表面的沟槽； 对暴露出的保护金属层进行等离子体改性，形成改性的保护金属层； 形成填充满所述沟槽的金属栅极，所述金属栅极与介质层顶面齐平。2. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体改性的工 艺包括：采用&和化的混合气体，混合气体的流量为20sccm~20slm，压力为IOmTorr~ SOOmTorr,功率为50W~1500W，偏压为0V，温度为20°C~70(TC，工艺时间5砂~300砂。3. 如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体改性中& 与〇2的流量比例为9:1~99. 9:0. 1。4. 如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体中的电适 于还原保护金属层，降低保护金属层中的C、Br、Cl和0元素含量。5. 如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体中的〇2适 于氧化保护金属层表面，避免保护金属层被等离子体损伤。6. 如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体改性降低 了保护金属层5%~30%的电阻值。7. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底为娃衬 底、错衬底或绝缘体上娃衬底。8. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层包括位于 半导体衬底表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层。9. 如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述伪栅极结构的 步骤包括：在半导体衬底表面形成第一栅介质层薄膜；在第一栅介质层薄膜表面形成第二 栅介质层薄膜；在第二栅介质层薄膜表面形成保护金属层薄膜；在保护金属层薄膜表面形 成伪栅层薄膜；在伪栅层薄膜表面形成图形化的掩模层；W所述掩模层为掩模，刻蚀所述 伪栅层薄膜、保护金属层薄膜、第二栅介质层薄膜和第一栅介质层薄膜，直至暴露出半导体 衬底表面。10. 如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一栅介质层为厚 度2A~IOA的Si〇2或者SiON,所述第二栅介质层为厚度5A~30A的册〇2、HfON、Zr〇2或 者 ZrON。11. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护金属层为厚度 10A~20A 的 Ti、TiN、TaN、Ta、TaC 或者 hSiNo12. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅层为多晶娃， 所述多晶娃的伪栅层厚度为500A~700A。13. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括位于伪 栅极结构侧壁及未被伪栅极结构覆盖的半导体衬底表面的第一介质层、和覆盖所述第一介 质层的第二介质层。14. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除伪栅层的工艺 为干法刻蚀，刻蚀气体为皿r、〇2、SFe、NFs、〇2、Ar、He、CF4、CH2F2、CHFs、C&F中一种或几种， 刻蚀气体的流量为20sccm~700sccm，偏压为50V~600V，功率为IOOW~600W，温度为 30〇C ~70〇C。15. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属栅极包括覆盖 沟槽侧面及底面的功能层，和覆盖所述功能层的栅极金属层。16. 如权利要求15所述的半导体结构的形成方法，其特征在于，形成所述金属栅极的 步骤，还包括；形成覆盖介质层及沟槽侧面、底面的功能层薄膜；形成覆盖所述功能层薄膜 的栅极金属层薄膜，所述栅极金属层薄膜填充满沟槽剩余部分；W介质层顶面为停止层对 所述功能层薄膜和栅极金属层薄膜进行化学机械抛光，形成功能层和栅极金属层。17. 如权利要求15所述的半导体结构的形成方法，其特征在于，所述功能层的材料为 Ti、化、TiN、TaN、TiAl、hC、hSiN、TiAlN中的一种或几种，功能层的厚度为20A~60A。18. 如权利要求15所述的半导体结构的形成方法，其特征在于，所述栅极金属层的材 料为铅。
【专利摘要】本发明提供一种半导体结构形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有伪栅极结构和介质层，所述伪栅极结构和介质层相互连接分布且顶面齐平，所述伪栅极结构包括位于半导体衬底表面的栅介质层、位于栅介质层表面的保护金属层和位于所述保护金属层表面的伪栅层；去除所述伪栅层，形成沟槽，所述沟槽暴露出保护金属层表面；对暴露出的保护金属层进行等离子体改性，形成改性的保护金属层；形成填充满所述沟槽的金属栅极，所述金属栅极与介质层顶面齐平。本方法能够改善器件电学性能的稳定性，降低器件的失效几率，提高金属栅极可靠性，降低器件开关能耗。
【IPC分类】H01L21/336, H01L21/28
【公开号】CN105655252
【申请号】
【发明人】何永根
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年6月8日
【申请日】2014年11月10日