本。
[0080]实施例四
[0081]本发明提供一种显示装置，包括实施例一提供的驱动电路，具体内容可参照实施例一的描述，此处不再赘述。
[0082]本实施例提供的显示装置之中，所述移位寄存器包括上拉单元、下拉单元以及输出单元，所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接，所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接，所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本实施例提供的移位寄存器根据所述第一输入端、所述第二输入端、所述第一电压端、所述第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号，减少了时钟信号的数量，从而提高了驱动效率，降低了产品成本。
[0083]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种移位寄存器，其特征在于，包括: 上拉单元，分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接，用于根据所述第一输入端、所述第一电压端和所述第一信号端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位； 下拉单元，分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接，用于根据所述第二输入端、所述第二电压端、所述第一电压端的输入信号和所述上拉节点的电位控制所述下拉节点的电位； 输出单元，分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接，用于根据所述第一电压端、第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。2.根据权利要求1所述的移位寄存器，其特征在于，所述输出单元包括: 第一输出模块，分别与第一电压端、输出端以及下拉节点连接，用于根据所述第一电压端的输入信号和所述下拉节点的电位控制所述输出端的输出信号； 第二输出模块，分别与第二信号端、输出端以及上拉节点连接，用于根据所述第二信号端的输入信号和所述上拉节点的电位控制所述输出端的输出信号。3.根据权利要求1所述的移位寄存器，其特征在于，所述上拉模块包括第一晶体管和第六晶体管； 所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管的第一极与所述下拉节点连接，所述第一晶体管的第二极与所述第一电压端连接； 所述第六晶体管的栅极与所述第一信号端连接，所述第六晶体管的第一极与所述第一输入端连接，所述第六晶体管的第二极与所述上拉节点连接。4.根据权利要求1所述的移位寄存器，其特征在于，所述下拉模块包括第二晶体管和第五晶体管； 所述第二晶体管的栅极与所述下拉节点连接，所述第二晶体管的第一极与所述第一电压端连接，所述第二晶体管的第二极与所述上拉节点连接； 所述第五晶体管的栅极与所述第二输入端连接，所述第五晶体管的第一极与所述第二电压端连接，所述第五晶体管的第二极与所述下拉节点连接。5.根据权利要求2所述的移位寄存器，其特征在于，所述第一输出模块包括第三晶体管和第一电容； 所述第三晶体管的栅极与所述下拉节点连接，所述第三晶体管的第一极与所述第一电压端连接，所述第三晶体管的第二极与所述输出端连接； 所述第一电容并联于所述下拉节点与所述第一电压端之间。6.根据权利要求2所述的移位寄存器，其特征在于，所述第二输出模块包括第四晶体管和第二电容； 所述第四晶体管的栅极与所述上拉节点连接，所述第四晶体管的第一极与所述输出端连接，所述第四晶体管的第二极与所述第二信号端连接； 所述第二电容并联于所述上拉节点与所述输出端之间。7.—种移位寄存器的驱动方法，其特征在于，所述移位寄存器包括权利要求1-6任一所述的移位寄存器，所述第一电压端为高电平，所述第二电压端为低电平，所述驱动方法包括: 第一阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平； 第二阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平； 第三阶段，所述第一输入端的输入信号为低电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为低电平，所述下拉单元控制所述下拉节点为高电平，所述输出单元控制所述输出端输出高电平； 第四阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为低电平，所述下拉单元控制所述下拉节点为高电平，所述输出单元控制所述输出端输出低电平； 第五阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平； 第六阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平。8.根据权利要求7所述的移位寄存器的驱动方法，其特征在于，还包括: 第七阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平； 第八阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平。9.根据权利要求8所述的移位寄存器的驱动方法，其特征在于，所述第六阶段与所述第七阶段之间包括: 以第一预定次数重复执行所述第五阶段与所述第六阶段的步骤。10.根据权利要求9所述的移位寄存器的驱动方法，其特征在于，还包括: 以第二预定次数重复执行所述第五阶段、所述第六阶段、所述第七阶段以及所述第八阶段的步骤。11.一种驱动电路，其特征在于，包括权利要求1-6任一所述的移位寄存器。12.—种显示装置，其特征在于，包括权利要求11所述的驱动电路。
【专利摘要】本发明公开了一种移位寄存器及其驱动方法、驱动电路和显示装置，所述移位寄存器包括上拉单元、下拉单元以及输出单元，所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接，所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接，所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本发明提供的移位寄存器根据所述第一输入端、所述第二输入端、第一电压端、第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号，减少了时钟信号的数量，从而提高了驱动效率，降低了产品成本。
【IPC分类】G11C19/28, G09G3/3225
【公开号】CN105654905
【申请号】
【发明人】马占洁
【申请人】京东方科技集团股份有限公司
【公开日】2016年6月8日
【申请日】2016年3月30日