6引脚，第十电容ClO的一端接第二电平转换芯片U3的第6引脚，第十电容的另一端接数字地。
[0027]如图5所示，状态量输入模块包括第八电阻R8、第一光电隔离芯片U4、第九电阻R9，外部的状态量信号DII送入第一光电隔离芯片U4的第2引脚，第八电阻R8的一端接5V电源，另一端接第一光电隔离芯片U4的第I引脚，第一光电隔离芯片U4的第3引脚接数字地，第九电阻R9的一端接3.3V电源，另一端接第一光电隔离芯片U4的第4引脚，状态量信号通过第一光电隔离芯片U4的第4引脚送入FPGA中央处理器模块91。
[0028]如图6所示，状态量输出模块包括第十电阻RlO、第^^一电阻Rll、第二光电隔离芯片U5、第十二电阻R12、第^^一电容C11、第十三电阻R13、第二二极管D2、第二三极管Q2、第十四电阻R14、第一发光二极管D3、第二继电器12，？?6六中央处理器模块91输出状态量信号卩_DOl，状态量信号P_D01送入第二光电隔离芯片U5的第2引脚，第十电阻RlO的一端接第二光电隔离芯片U5的第2引脚，另一端接3.3V电源，第十一电阻Rll的一端接第二光电隔离芯片U5的第I引脚，另一端接3.3V电源，第二光电隔离芯片U5的第4引脚接24V电源，第二二极管D2的一端接第一发光二极管D3的负极和第二三极管Q2的集电极，另一端接24V电源，第十二电阻R12的一端接第二光电隔离芯片U5的第3引脚，另一端接数字地，第十三电阻R13的一端接第二光电隔离芯片U5的第3引脚，另一端接第二三极管Q2的基极，第^^一电容Cll的一端接第二三极管Q2的基极，另一端接数字地，第二三极管Q2的发射极接数字地，第一发光二极管D3的正极接第二三极管Q2的集电极，负极接24V电源，第十四电阻R14的一端接24V电源，另一端接第一发光二极管D3的正极，第一发光二极管D3的负极接第二三极管Q2的集电极，第二继电器M2的第4引脚接第二三极管Q2的集电极，第5引脚接24V电源，第I引脚和第3引脚接外部设备。
[0029]如图7所示，电源模块包括整流桥S1、第十二电容C12、第一稳压管Wl、第十五电阻R15、第十三电容C13、第十四电容C14、第一稳压芯片U6、第二稳压管W2、电感L1、第十五电容C15、第十六电容C16、第十七电容C17、第二稳压芯片U7、第十八电容C18、第十九电容C19、第三稳压芯片U8、第二十电容C20、第二 ^^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第十六电阻R16、第十七电阻R17、第二发光二极管D4、第二十六电容C26、第二十七电容C27、第四稳压芯片U9，外部电源正负极分别接入整流桥SI的第2引脚和第4引脚，整流桥SI的第I引脚接模拟地，第3引脚接24V电源，第十二电容C12的正极接整流桥SI的第3引脚，负极接模拟地，第一稳压管Wl的负极接整流桥SI的第3引脚，正极接模拟地，第一稳压芯片U6的第I引脚接整流桥SI的第3引脚，第一稳压芯片U6的第3引脚和第5引脚接模拟地，第4引脚接电感LI的一端，电感LI的另一端接第十五电容Cl 5的正极，第十五电容C15的负极接模拟地，第二稳压管W2的负极接第一稳压芯片U6的第2引脚，正极接模拟地，第十六电容C16的两端分别接在第十五电容C15的两端，第十五电阻R15的一端接整流桥SI的第3引脚，另一端接模拟地，第十三电容C13的正极接第一稳压芯片U6的第I引脚，另一端接模拟地，第十四电容C14的一端接第一稳压芯片U6的第I引脚，另一端接模拟地，第二稳压芯片U7的第3引脚接5V电源，第I引脚接模拟地，第2引脚输出3.3V电源，第十七电容C17的正极接第二稳压芯片U7的第3引脚，负极接模拟地，第十八电容C18的正极接第二稳压芯片U7的第2引脚，负极接模拟地，第三稳压芯片U8的第3引脚接第二稳压芯片U7的第2引脚，第I引脚接模拟地，第2引脚输出1.2V电源，第三稳压芯片U8的第4引脚接第三稳压芯片U8的第2引脚，第十九电容C19的一端接第三稳压芯片U8的第3引脚，另一端接模拟地，第二十电容C20的正极接第三稳压芯片U8的第2引脚，第二 ^^一电容C21的正极接5V电源，负极接模拟地，第二十二电容C22的两端分别接第二 ^^一电容C21的两端，第二十三电容C23的一端接3.3V电源，另一端接模拟地，第二十四电容C24的正极接3.3V电源，另一端接模拟地，第二十五电容C25的两端分别接第二十四电容C24的两端，第十六电阻R16的一端接模拟地，另一端接数字地，第十七电阻R17的一端接模拟地，另一端接第二发光二极管D4的负极，第二发光二极管D4的正极接5V电源，第四稳压芯片U9的第I引脚接24V电源，第2引脚接模拟地，第3弓丨脚输出1V电源，第二十六电容C26的一端接第四稳压芯片U9的第I引脚，另一端接模拟地，第二十七电容C27的一端接第四稳压芯片U9的第3引脚，另一端接模拟地。
[0030]本发明的工作原理是:搅龙控制继电器的开关决定搅龙是正转还是反转;压实器继电器的开关决定压实器的上、下运动；门开关继电器的输出值决定装卸模式，输出高电平为采棉状态，低电平为卸棉状态。
[0031 ]本发明基于FPGA技术的棉模在线成型控制系统的控制方法包括以下步骤:
步骤一:将FPGA中央处理器模块上电初始化，初始化后的各参数通过CAN总线模块传送到上位机，进入打包的程序；
步骤二:FPGA中央处理器模块控制搅龙正转继电器和搅龙反转继电器吸合或断开，使搅龙正旋转5秒，再反旋转5秒；
步骤三:FPGA中央处理器模块采集的搅龙的压力传感器输出搅龙的压力值，判断当前采集的搅龙的压力传感器的搅龙压力值是否小于或等于搅龙标定的压力值，如果当前采集的压力传感器的搅龙压力值是小于或等于搅龙标定的压力值，则FPGA中央处理器模块控制搅龙压实压力传感器输出，驱动压实器向下压，搅龙停止转动，并实时地分别将当前采集的压力传感器的搅龙的压力值、采棉机的棉箱内的棉垛高度值以及报警信息通过CAN总线模块传送到上位机上，如果当前采集的压力传感器的搅龙压力值不是小于或等于搅龙标定的压力值，则转步骤五；
步骤四:FPGA中央处理器模块采集的棉垛高度传感器输出棉垛的高度值，判断采棉机的棉箱内棉垛的高度值是否大于或等于所标定的棉箱高度值，如果采棉机的棉箱内棉垛的高度是大于或等于棉箱内棉垛的高度值，则向FPGA中央处理器模块发送信号，FPGA中央处理器模块发出声光报警信号，以提醒工作人员棉仓已满，然后将棉仓门打开，同时，FPGA中央处理器模块向卸棉装置的齿轮转速传感器发送信号，控制采棉机的棉箱向下转动，使棉垛从棉箱内送出，并实时地分别将当前棉箱内的棉垛高度值、压力传感器的搅龙的压力值、以及报警信息通过CAN总线通讯传送到上位机显示屏上，如果采棉机的棉箱内棉垛的高度不是大于或等于棉箱内棉垛的高度值，则转至步骤五；
步骤五:压实器压力传感器的输出值为高电平，使压实器停止上升，搅龙继续转动，跳转到步骤四，循环步骤四至步骤五，即重复搅龙的正转或反转、门开关继电器吸合或断开、棉箱门打开或关闭的动作，控制棉垛从棉箱内卸出。
[0032]本发明颠覆了以往棉模成型由人工踩踏压实或者离线打包方式，实现了棉模在线成型的全自动化，填补了棉模成型自动化领域的空白，大幅提高棉模成型效率和采棉效率。
【主权项】
1.一种基于FPGA技术的棉模在线成型控制系统，其特征在于，其包括一个FPGA中央处理器模块、一个AD米集模块、一个CAN总线模块、一个RS232串口模块、一个状态量输入模块、一个状态量输出模块和一个电源模块，AD采集模块、CAN总线模块、RS232串口模块、状态量输入模块、状态量输出模块和电源模块都与FPGA中央处理器模块连接。2.根据权利要求1所述的基于FPGA技术的棉模在线成型控制系统，其特征在于，所述AD采集模块包括第一继电器、第一电阻、第一电容、第二电容、运算放大器、第三电容、第二电阻、第三电阻、第四电阻、第一三极管、第一二极管、AD转换芯片，传感器信号连接到第一继电器，该第一继电器连接第一电阻和第二电阻，第二电阻的另一端接模拟地，第一电阻的另一端接运算放大器和第三电容，第三电容的另一端接模拟地，运算放大器连接到该运算放大器，