40可W完全地覆盖导电垫30。因此，基体凸点层40可W保护导电垫30不受由化学品和/ 或潮气导致的腐蚀。
[0095] 基体凸点层40的突出部分40P可W包括与柱状凸点层46的侧壁46S相对的内 侧壁40PS1。突出部分40P的内侧壁40PS1可W正向倾斜。在一些实施例中，例如，突出部 分40P的内侧壁40PS1和基体部分40A的顶表面之间的夹角0可W是纯角（例如，95°至 160° )。基体凸点层40可W包括金属。例如，基体凸点层40可W包括Ni、Ni合金XuXu 合金、Au、Au合金或b们的组合。
[0096] 柱状凸点层46可W设置在基体凸点层40上。柱状凸点层46可W与基体凸点层 40的突出部分40P分隔开并可W设置在基体凸点层40的基体部分40A上。例如，柱状凸点 层46可与内侧壁40PS1隔开距离PTL。例如，距离FTL可W是大约Iym至3 ym。柱状凸 点层46的一部分可W被基体凸点层40的突出部分40P围绕。例如，柱状凸点层46可W具 有从大约10 ym至30 ym的范围的厚度46H。如图3C所示，柱状凸点层46可W具有在第一 方向Dl上的第一水平宽度46W1和在第二方向D2上的第二水平宽度46W2。第一水平宽度 46W1可W小于第二水平宽度46W2。在一些实施例中，第一水平宽度46W1可W基本上等于 第二水平宽度46W2。
[0097] 柱状凸点层46可W具有小于基体凸点层40的尺寸。目P，柱状凸点层46的第一水 平宽度46W1可W小于基体凸点层40的第一水平宽度40W1，柱状凸点层46的第二水平宽 度46W2可W小于基体凸点层40的第二水平宽度40W2。柱状凸点层46可W具有小于第一 开口 33的尺寸。目P，柱状凸点层46的第一水平宽度46W1可W小于第一开口 33的第一水 平宽度33W1，柱状凸点层46的第二水平宽度46W2可W小于第一开口 33的第二水平宽度 33W2〇
[0098] 当在平面图中观看时，柱状凸点层46可W具有四边形形状。在一些实施例中，在 平面图中，柱状凸点层46可W具有圆形形状、楠圆形形状或诸如八边形的多边形形状。柱 状凸点层46可W包括Ni、Ni合金、化、化合金、Au、Au合金或它们的组合。柱状凸点层46 可W包括与基体凸点层40相同的材料。在一些实施例中，柱状凸点层46可W包括不同于 基体凸点层40的材料。例如，柱状凸点层46可W包括儀，而基体凸点层40可W包括铜。
[0099] 焊料凸点层48可W设置在柱状凸点层46A上。焊料凸点层48可W具有大于柱状 凸点层46的尺寸。焊料凸点层48可W具有珠子形状。如图3C所示，焊料凸点层48可W 具有在第一方向Dl上的第一最大水平宽度48W1和在第二方向D2上的第二最大水平宽度 48W2。第一最大水平宽度48W1可W小于第二最大水平宽度48W2。在一些实施例中，第一最 大水平宽度48W1可W基本上等于第二最大水平宽度48W2。当在平面图中观看时，焊料凸点 层48可W具有圆形形状或楠圆形形状。例如，焊料凸点层48可W具有大约15 Jim至60 Jim 的竖直高度4細。在一些实施例中，焊料凸点层48的最大竖直高度4細可W是柱状突点层 46的厚度46H的大约1. 5倍至3倍大。焊料凸点层48可W包括焊接材料。例如，焊料凸点 层 48A 可 W包括 Sn、Pb、Sn-Pb、Sn-Ag、Sn-Au、Sn-化、Sn-Bi、Sn-Zn、Sn-Ag-Qi、Sn-Ag-Bi、 Sn-Ag-化、Sn-Qi-Bi、Sn-Qi-Zn、Sn-Bi-化、Sn-Ag-Ce 或它们的组合。
[0100] 图4A是示出了根据发明构思的一些示例实施例的包括半导体装置的半导体封装 的剖视图，图4B是示出了图4A的部分PB的放大剖视图。 阳101] 在下面，为了易于解释和便于解释的目的，将省略或简要地提及对与在图2A至图 2D中示出的实施例中所描述的元件相同的元件的描述。
[0102] 参照图4A和图4B，根据发明构思的示例实施例的半导体封装220可W包括封装 基底80、包括凸点结构50并安装在封装基底80上的半导体装置120 W及覆盖半导体装置 120的模制层88。封装基底80可W包括连接到半导体装置120的凸点结构50的基底垫82 和用于与外部装置的电连接的导电端子84。基底垫82可W设置在封装基底80上。在一些 实施例中，可W在半导体装置120和封装基底80之间形成底填层86。 阳103] 半导体装置120可W W倒装忍片键合的方式安装在封装基底80上。例如，半导体 装置120的凸点结构50可W W与参照图2C和图2D所描述的方法相同的方法接合到封装 基底80的基底垫82。换言之，凸点结构50的焊料凸点层48的每个可W接合到基底垫82 的相应的一个。因此，半导体装置120可W稳固地安装在封装基底80上，并可W电连接到 封装基底80。可W通过凸点结构50来在半导体装置120和封装基底80之间交换电信号， 并通过凸点结构50散发或传递从半导体装置120产生的热。在一些实施例中，半导体封装 220可W包括W倒装忍片键合的方式安装在封装基底80上的多个半导体装置120,从而可 W实现高堆积密度。在一些实施例中，半导体装置120的凸点结构50可W连接到插入物或 另一个半导体装置。 阳104] 图5A至图5F是示出了根据发明构思的示例实施例的用于制造半导体装置的方法 的剖视图。
[01化]参照图5A，可W在其上提供了导电垫30和纯化层32的半导体基底10上形成凸点 下金属OJBM)层38。半导体基底10可W包括第一区SA和第二区SB。例如，第一区SA可 W是半导体基底10的中屯、区，第二区SB可W是半导体基底10的外围区。第二区SB可W 围绕第一区SA，或者可W包括在第一方向Dl上被第一区SA分开的区。半导体基底10可W 是娃基底、错基底、娃错基底或化合物材料半导体基底。在一些实施例中，半导体基底10可 W是绝缘体上半导体（SOI)基底。
[0106] 集成电路层20可W形成在纯化层32的下面。如图IE所示，集成电路层20可W 包括：至少一个集成电路元件22,在半导体基底10上和/或半导体基底10中；导线28,连 接到集成电路元件22 ;接触孔26,将导线28连接；W及层间绝缘层24,覆盖集成电路元件 22、导线28和接触孔26。集成电路元件22可W包括存储电路元件、逻辑电路元件或它们的 组合。在一些实施例中，如图IF所示，半导体装置110可W包括贯穿半导体基底10的至少 一个基底贯穿孔（TSV) 70。基底贯穿孔（TSV) 70可W贯穿集成电路层20的一部分，并可W 通过至少一个导线28和至少一个接触孔26电连接到导电垫30中对应的一个。
[0107] 如图IE和图IF所示，导电垫30可W形成在半导体基底10上W电连接到导线28 中对应的一个。导电垫30可W形成在半导体基底10的第一区SA上。当在平面图中观看 时，导电垫30可W具有圆形形状、楠圆形形状或四边形形状。导电垫30可W包括金属。例 如，导电垫30可W包括铜或侣。
[0108] 纯化层32可W形成在半导体基底10的第一区SA和第二区SB上。纯化层32可 W在第一区SA和第二区SB上覆盖集成电路层20,并可W暴露导电垫30。例如，纯化层32 可W包括暴露导电垫30的第一开口 33。可W通过蚀刻纯化层32来形成第一开口 33。第 一开口 33可W具有正向倾斜的内侧壁。第一开口 33的内侧壁和导电垫30的顶表面之间 的夹角a可W是纯角。例如，夹角a可W是95°至160°。第一开口 33可W具有在第一 方向Dl上的第一水平宽度33W1。当在平面图中观看时，第一开口 33可W在形状上与导电 垫30相似。
[0109] 纯化层32可W包括单层或多层。例如，纯化层32的厚度32H可W是大约3 ym至 5 ym。纯化层32可W包括聚合物层或介电层或它们的组合。聚合物层可W包括光敏材料。 例如，聚合物层可W包括光敏聚酷亚胺（PSPI)或光敏聚径基苯乙締。介电层可W包括例如 氧化物层、氮化物层或它们的组合。
[0110] UBM层38可W形成在包括第一开口 33的纯化层32上。UBM层38可W共形地形 成在第一开口 33中和纯化层32上。UBM层38可W包括顺序地堆叠在导电垫30和纯化层 32上的阻挡层34和种子层36。例如，阻挡层34可W具有从大约1000 A至Ij 3000A的范围 的厚度。例如，种子层36可W具有从大约2000A到5000A的范围的厚度。阻挡层34可 W包括例如Ti、Ti-W、化或它们的组合。种子层36可W包括化、化合金、Ni、Ni合金或它 们的组合。 阳111] 参照图5B，可W在UBM层38上形成包括第二开口 83 (具有大于第一开口 33的尺 寸并与第一开口 33叠置）的第一掩模图案82。第二开口 83的水平宽度83W1可W大于第 一开口 33的第一水平宽度33W1。因此，第二开口 83可W暴露种子层36的设置在第一开口 33中和在邻近第一开口 33的纯化层32上的一部分。可W通过例如光致抗蚀剂层的涂覆 和图案化工艺形成第一掩模图案82。第一掩模图案82可W具有例如从大约3 ym至10 ym 的范围的厚度。
[0112] 参照图5C，可W在UBM层38上形成基体凸点层40。例如，可W使用锻覆（例如，电 锻或化学锻）工艺在种子层36上形成基体凸点层40。基体凸点层40可W填充第一开口 33 的至少一部分，并沿第二开口 83的内侧壁向上延伸。因此，基体凸点层40可W包括与UBM 层38接触并至少填充第一开口 33的至少一部分的基体部分40A，W及从基体部分40A的 边缘区沿第=方向D3向上突出的突出部分40P。例如，突出部分40P可W邻近第一开口 33 的内侧壁设置。突出部分40P可W在纯化层32的顶表面35上远离第一开口 33的中屯、延 伸，或者可W在UBM层38的顶表面39上远离第一开口 33的中屯、延伸。突出部分40P可W 包括倾斜的内侧壁PS1。在一些实施例中，突出部分40P的内侧壁PSl可W是正向倾斜的。 基体凸点层40可W具有例如从大约1 ym至5 ym的范围的厚度40H。基体凸点层40的厚 度40H可W对应于基体凸点层40的基体部分40P的厚度。在一些实施例中，基体凸点层40 的厚度40H可W基本上等于纯化层32的厚度32H。在其他实施例中，基体凸点层40的厚度 40H可W基本上小于纯化层32的厚度32H。基体凸点层40可W具有茶碟形状。例如，基体 凸点层40可W具有圆茶碟形状、楠圆茶碟形状或多边茶碟形状，例如四边形茶碟形状或八 边形茶碟形状。基体凸点层40可W包括金属（例如，化、化合金、Ni、Ni合金、Au、Au合金 或它们的组合）。基体凸点层40可W充分地覆盖导电垫30使得导电垫30不暴露于外部环 境。
[0113] 参照图抓，可W去除第一掩模图案82,然后可W在半导体基底10上形成第二掩模 图案84,第二掩模图案84暴露半导体基底10的第一区SA上的基体凸点层40的一部分和 半导体基底10的第二区SB上的UBM层38的一部分。可W使用灰化工艺去除第一掩模图 案82。第二掩模图案84可W包括暴露第一区SA上的基体凸点层40的一部分的第=开口 85A和暴露第二区SB上的纯化层32上的UBM层的一部分（例如，种子层36的一部分）的 第四开口 85B。第二掩模图案84可W W使得第=开口 85A的内侧壁与基体凸点层40的突 出部分40P的内侧壁40PS1分隔开最大距离FTL的方式形成。最大距离FTL可W是例如大 约Iym至3 ym。可W形成第二掩模图案84 W覆盖基体凸点层40的突出部分40P。第= 开口 85A的在第一方向Dl上的水平宽度85AW1可W大于第四开口 85D的在第一方向Dl上 的水平宽度85BW1。在一些实施例中，第=开口 85A的水平宽度85AW1可W基本上等于第四 开口 85D的水平宽度85BW1。可W通过例如光致抗蚀剂层的涂覆和图案化工艺来形成第二 掩模图案84。当在平面图中观看时，第=开口 85A和第四开口 85B可W具有诸如四边形或 八边形的多边形形状。在一些实施例中，第=开口 85A和第四开口 85B在平面图中可W具 有圆形形状或楠圆形形状。第=开口 85A和第四开口 85B可W形状相同或形状不同。
[0114] 参照图祀，可W在第S开口 85A中形成第一柱状凸点层46A和第一焊料层47A，可 W在第四开口 85B中形成第二柱状凸点层46B和第二焊料层47B。例如，在第一区SA上，第 一柱状凸点层46A可W形成在基体凸点层40上，W及在第二区SB上，第二柱状凸点层46B 可W形成在纯化层32上的种子层36上。第一柱状凸点层46A可W形成在基体凸点层40 的基体部分40A上并可W与基体凸点层40的突出部分40P分隔开。因此，第一柱状凸点层 46A的在第一方向Dl上的水平宽度可W小于基体凸点层40的在第一方向Dl上的水平宽 度。第一柱状凸点层46A的在第一方向Dl上的水平宽度可W小于