0.14/194，499和在2014年12月31日提交的美国专利申请序列号N0.14/588，202，它们的每一个被本专利申请的受让方共同拥有，并且出于所有目的以各自的全部内容以引用的方式并入本文中。
[0052]存储单元300可以包括存储器装置302和选择器装置310。在各个实施例中，存储器装置302可以与选择器装置310电串联。在一些公开的方面中，存储器装置302或选择器装置204可以分别大体类似于下面的图2的存储器装置204或选择器装置204。然而，本公开不限于这些方面。
[0053]存储器装置302可以包括第一触点304和转换材料306。在至少一个实施例中，存储器装置302也可以包括与转换材料306相邻的导体308。在另一个实施例中，第一触点304可以包括存储器装置的位线或其他适当的金属导体(例如，字线、数据线和源极线等)。在一些实施例中，第一触点304可以是活性金属。在其他实施例中，第一触点304可以是￥、11、(]11、41、48、(]11、？1:、？(1、13、附、0、金属氮化物、11~或TaN等或前述物质的适当组合。转换材料306可以包括非晶硅(a-Si)、非化学计量的氧化物、Ti0x、A10x、Hf0x、Si0x、Ta0x、CuOx、NbOx、本征半导体材料、硫族化物或上述物质的适当合金等或上述物质的适当组合。
[0054]选择器装置310可以包括选择材料312和第二触点314，并且在至少一个实施例中，可以包括导体308。在一些实施例中，选择材料312可以是具有非线性激活响应(例如，非线性电流-电压响应)的易失性转换装置。例如，选择材料312可以包括选自由下述物质构成的组的材料:非晶娃、非化学计量的氧化物、S1x、T1x、AlOx、HfOx、W0x、TixNyOz、HfOx、S1x、TaOx、CuOx、NbOx、本征半导体材料、硫族化物或前述物质的合金或者上述物质的适当组合，其中，x、y和z可以是适当的非化学计量的值。在其他实施例中，选择材料312可以是包含Ge、Sb、S或Te中的一种或多种的硫族化物或固体电解质材料。在另一个实施例中，选择材料312可以包括多个上述材料(例如，Si0x/GeTe、Ti0x/A10x)的堆叠。在本公开的至少一个实施例中，选择材料312可以在制造期间被掺杂金属，以例如便利从导体308或第二触点314的金属离子注入。
[0055]根据替代或补充的实施例，可以通过诸如字线、位线、源极线、数据线等的存储器装置的导电线来提供第二触点314。在另外的实施例中，第二触点314可以包括贵金属(诸如Ag、Pd、Pt、Au等)或至少部分地包含贵金属的金属合金(例如，Ag-Al、Ag-Pd-Cu、Ag-W、Ag-T1、Ag-TiN和Ag-TaN等等)。贵金属或其合金可以用于减少在第二触点314和选择材料312之间的化学相互作用或离子键合。作为一个示例，减少的化学相互作用可以有利于改善选择器装置310的寿命和可靠性。在另外的实施例中，第二触点314可以包括具有较快的扩散微粒的材料。例如，该材料可以包括具有向在选择材料312内的缺陷位点或在选择材料312内的缺陷位置(诸如在分子材料中的空隙或间隙)之间的较高的迀移率的微粒。快速扩散的微粒可以在一些实施例中有利于选择器装置310的快速激活/去激活，并且在另外的实施例中在较低的偏置值下也能如此。适当的快速扩散材料的示例可以包括Ag、Cu、Au、Co、N1、Al或Fe等、它们的适当合金或前述物质的适当组合。
[0056]在另一个实施例中，导体308可以包括选自关于第二触点314的上述材料的材料。在至少一个实施例中，导体308可以包括与第二触点314相同或大体相同的材料。在另外的实施例中，导体308和第二触点314可以包括不同的材料。在其他实施例中，导体308和第二触点314可以至少部分地是相同的材料，并且部分是不同的材料。例如，作为一个示例，导体308可以包括适当的导电材料，并且第二触点314可以包括适当的导电材料的合金或与另一种适当导体组合的适当导电材料。在至少另一个实施例中，存储单元300可以不包括导体308，并且转换材料306可以与选择材料312相邻。在另一个实施例中，导体308可以是多个材料的堆叠。可以至少部分地在存储器装置302或选择器装置310的材料或转换特性上选择用于多个材料的堆叠的材料。作为一个示例，如果存储器装置302被配置为用于使用TiN离子的操作，并且选择器装置310被配置为用于使用Ag离子的操作，则导体308可以包括TiN和Ag的堆叠。
[0057]在本公开的替代或补充实施例中，存储单元300可以在除了描述的材料之外进一步包括一个或多个另外的层或材料。例如，存储单元300可以在存储单元300的一个或多个层之间包括阻隔层(例如，阻挡氧气或反应气体)或钝化层(例如，防止一个或多个描述的层的化学键合)。在另一个实施例中，存储单元300可以根据情况包括用于减少或促进离子在层边界上的迀移的层。在至少一个实施例中，存储单元300可以包括比图3描述者更少的层。
[0058]图4图示了根据一个或多个另外的实施例的示例交叉存储器阵列400的框图。在至少一个实施例中，交叉存储器阵列400可以是存储器架构100或其他公开的存储器架构的上下视图(例如，沿着z轴的y-x视图)。然而，本公开不限于该实施例。
[0059]交叉存储器阵列400可以包括垂直于一组位线404(虚线框的灰色阴影)延伸的一组字线402 (水平阴影线)。如图1中所示，在下面，一组字线402可以包括沿着z方向的多层字线402(进出页面方向)。另外，氧化物材料406 (暗灰阴影)或其他适当的绝缘体可以至少填充在位线404之间的空间的子集，并且至少填充在字线402之间的空间的子集。当位线404中的一个位线与字线402中的一个字线重叠时，可以形成通孔，该通孔包括存储器单元的层，如在用存储器层410填充的通孔处所描述的那样。
[0060]在图4的右下处描述了存储器单元412的切口。在一些实施例中，存储器单元412可以大体类似于存储器单元300，但是本公开不限于这些实施例。例如，存储器单元412可以包括第一触点414，该第一触点414包括位线404中的一个位线的一部分。转换材料层416可以与第一触点414相邻。在一个或多个公开的实施例中，转换材料层416可以包括非易失性基于导电丝的转换装置。在至少一个实施例中，可以将导体418定位为与转换材料层416相邻。而且，可以在导体418和第二触点422之间定位易失性转换层420。在一些实施例中，第二触点422可以包括字线402中的一个字线，或与字线402中的一个字线的电接触。在其他实施例中，第一触点414可以包括位线404中的一个位线，或与位线404中的一个位线的电接触。在另外的实施例中，可以交换转换层416和选择层420的位置。在这样的实施例中，第一电极414可以是字线402中的一个字线，并且第二电极422可以是位线404中的一个位线(例如，其中，在交替存储器架构中，将字线402与位线404交换)。
[0061]图5描述了根据另外的实施例的示例存储器架构500的框图。在一些实施例中，存储器架构500可以便利对于在衬底502上的多条字线506的堆叠的各个字线的独立控制。与对一组位线的各个位线514上的独立控制相结合，存储器架构500可以便利存储器操作的精细控制一一小达单个单元可寻址的程度。
[0062]存储器架构500包括衬底502，衬底502具有在其上方的氧化物504。在一个或多个实施例中，氧化物504可以被以单个块设置在衬底502上方，氧化物可以被蚀刻和凹陷蚀刻以形成存储器架构500的其他组件。在其他实施例中，氧化物504可以被设置在与存储器架构500的一个或多个其他组件穿插的层中。在一个或多个另外的实施例中，该一个或多个其他组件的至少一些可以被图案化，然后在它们之上设置层。
[0063]在通孔的相对侧上示出了包括转换材料512和位线514的两组字线506。该多组字线506分别包括在图5的z轴(例如，垂直方向)上堆叠的多条独立字线。在一些实施例中，可以与多组字线506的各个组中的一些或其子集相邻地形成多组存储器单元515。在至少一个实施例中，各个存储器单元515可以包括多组字线506的各个组中的一些、转换材料512和位线514的各个子集。在其他实施例中，存储器单元515的一个或多个可以包括各自的选择器装置，如本文中所述。
[0064]根据一个或多个实施例，可以在存储器架构500中形成一组垂直导电互连516。垂直导电互连516的各个互连中的一些可以与多组字线506的各个组中的一些电接触。因此，向垂直导电互连516中的一个施加电信号可以导致该电信号被传播到多组字线506中的相关联的那一个。因此，通过在位线514和垂直导电互连516的一个(或多个)处施加电压，可以向与垂直导电互连516的该一个(或多个)相关联的存储器单元515中的目标存储器单元施加目标信号(例如，存储器操作信号)。而且，用于减轻或避免非目标存储器单元515被目标信号影响的禁止电压可以被施加到与非目标存储器单元515相关联的垂直导电互连516的一个(或多个)。在其他实施例中，至少垂直导电互连516的子集可以根据相关联的芯片架构的互连方案被路由到衬底502。
[0065]基于以上所述，存储器架构500可以被配置为被选择来对用于存储器操作的存储器单元的数量提供灵活的控制。例如，在一些实施例中，存储器架构500可以有利于独立的可寻址能力。在其他实施例中，存储器架构500可以有利于将单个字、双字、页面、页面的子集、块或块的子集等或其适当组合进行寻址。例如，当存储器架构500包括电阻式转换存储器单元时，可以编程、擦除或写入单个字、页面、双字等。在非易失性存储器结构的环境中，与限于页面写入和块擦除等的其他系统相比，可以提供显著的优点。
[0066]图6A至图6F描述了根据本公开的另外实施例的与存储器架构的制造相关的框图。例如，该制造可以包括通孔蚀刻过程，在一个实施例中，通孔蚀刻处理包含用于形成存储器单元的层的一个或多个凹陷蚀刻过程，或者包含与所述凹陷蚀刻处理相结合的过程。在另一个实施例中，该蚀刻过程和凹陷蚀刻过程可以在垂直布置中形成多层存储器单元。
[0067]参见图6A，提供了衬底606A。在一些实施例中，衬底606A可以是半导体材料，诸如Si或具有CMOS电路的其他适当的衬底材料。上面的衬底606A是通过灰色阴影描绘的绝缘体层602A (例如，氧化物或其他适当的电绝缘体材料)。在绝缘体层602A上方是由水平线描述的导体层604A。在一些实施例中，可以提供在导体层604A之间散布的多组绝缘体层602A。在多个实施例中，导体层604A可以是存储器架构的字线。
[0068]图6B描述了在衬底606B上方的与各个导体层604B穿插的多个绝缘体层602B的堆叠。通孔蚀刻和字线凹陷蚀刻608B去除在衬底606B上的绝缘体材料和导体材料。在至少一个实施例中，该通孔蚀刻不延伸到衬底606B，在衬底606B的顶部上的通孔蚀刻的底部(例如，到下虚线箭头)处留下至少一些绝缘体层602B。通孔蚀刻和字线凹陷蚀刻608B可以另外从通孔蚀刻的宽度横向地、左和右去除导体层604B材料，如水平虚线箭头描绘。在一个实施例中，可以在组合蚀刻处理中提供凹陷蚀刻作为通孔蚀刻的一部分。在其他实施例中，可以在通孔蚀刻后执行凹陷蚀刻以横向去除导体层604B材料。在通孔蚀刻和字线凹陷蚀刻608B完成后，在与各个导体层604B穿插的多个绝缘体层602B的堆叠中建立垂直通孔，并且在各个导体层604B中建立横向凹陷，在各个绝缘体层602B之间留下空的空间的子集。
[0069]在图6C处，在通过608B的通孔蚀刻和字线凹陷蚀刻暴露的表面上沉积转换层602C。在各个实施例中，转换层602C可以被沉积为薄膜。因此，在一些实施例中，转换层602C可以较薄，例如，具有选自在大约Inm和大约20nm之间的厚度。在另一个实施例中，可以从刚好在衬底之上的通孔蚀刻的底部去除转换层602C，如在部分蚀刻背部606C处描述。在沉积切换层602C后，可以使用导电材料来填充剩余的通孔和凹陷蚀刻。在一个实施例中，该导电材料可以大体类似于上面的图3的导体308。
[0070]在图6D处，可以从导体层图案化字线602D。在至少一个实施例中，可以向下穿过存储器架构的导体层(例如，图6B的导体层604B)执行线蚀刻。在蚀刻的导体之间的间隙可以被回填氧化物或另一种适当的绝缘体材料，以将图案化的字线602D的各个字线中的一些与图案化的字线602D中的其他一些电隔离。另外，可以将顶表面抛光604D(例如，化学机械抛光[CMP]等)以从顶表面去除切换层602C材料，并且沿着存储器架构的顶表面使导电材料与氧化物齐平。
[0071]图6E图示了用于蚀刻导体材料的替代实施例。在第一实施例中，导体蚀刻600E可以向下去除导体材料直到氧化物的底部，并且在一些实施例中可以在衬底上留下氧化物。根据这个实施例，导体蚀刻600E可以在导体蚀刻600E的内径上留下转换层602E。在一个替代实施例中，导体蚀刻和转换层蚀刻604E可以去除与氧化物606E齐平的导体材料。
[0072]图6F描述了非易失性层和位线600F的构造。非易失性转换层602F在被导体蚀刻600E暴露的表面上被形成为膜。因此，非易失性转换层602F的各个子集可以与分别在图6C和图6B处形成的凹陷蚀刻内的导体材料的各个导体材料中的一些相邻。活性金属604F被填充到至少被导体蚀刻600E暴露的剩余区域的子集内。在一个实施例中，活性金属604F可以填充整个剩余空间，并且在非易失性转换层602F的顶表面上方形成或接触位线。因此，存储器架构的在图案化的字线602D中的一个字线与位线604F之间的区域包括存储器单元。在各个实施例中，该存储器单元可以大体类似于上面的图3的存储器单元300 ;而在其他实施例中，该存储器单元可以是另一个公开的存储器单元，或者可以是本领域内的普通技术人员已知或使得本领域内的普通技术人员通过本文提供的上下文而了解的其变化形式。
[0073]图7图示了根据本公开的另外的实施例的替代存储器架构700。存储器架构700可以大体类似于根据图6A至图6E的工艺制造的存储器架构。因此，存储器架构700可以具有使用易失性转换材料和导电材料分层的、图案化的字线和凹陷蚀刻的堆叠。非易失性转换层702可以被沉积在被导体蚀刻暴露的表面上，在填充的凹陷蚀刻之间的材料被去除。非易失性转换层702可以在存储器架构700的顶表面的至少一部分上在存储器架构700的氧化物材料(暗灰色)上延伸。另外，