元架构中利用该存储器单元，其中，η可以是大于I的整数(例如，128、256、512和1024等)。本公开的发明人相信，在存储器阵列中的每一个晶体管的增大数量的η个双端存储器单元可以获得大幅度改善的在I晶体管-1存储器单元架构上的存储器密度，特别是在公开的三维架构中。本发明人相信，在一些架构中，增大的η可以导致在大的导电线上的泄漏电流(例如，参见下文的图8)、减小的感测容限和增大的功耗等。作为一个示例，对于被编程到低电阻状态的相邻的存储器单元，这种现象很明显。公开了一种存储器单元，其具有选择器装置，该选择器装置可以作为单片处理的一部分被制造得与存储器单元串联并且具有I个晶体管-η个存储器单元架构，在各个公开的实施例中，该架构可以将泄漏电流减小1000的倍数、10，000的倍数、100，000的倍数、I, 000, 000的倍数或10，000, 000的倍数。
[0036]在另一个实施例中，所公开的存储器架构可以并入高性能双端固态存储器(诸如电阻式转换存储器单元)以获得很高的性能；以及并入与在绝缘半导体衬底上的其他电子电路集成或部分集成(例如，电子地或可通信地连接到该电子电路)的高密度存储器。这样的其他电路可以包括例如一个或多个处理器、逻辑阵列、缓冲器、控制器、位线控制器和字线控制器等。替代地或补充地，可以在具有另外的组件的柔性或硬性电路板上布置各种公开的存储器架构，该另外的组件可以响应于用于执行功能的指令而与公开的存储器架构电子地或数字地交互。另外的组件的示例可以包括例如通信接口、无线接口、显示驱动器、功率控制驱动器、用户接口控制器、加速度计、陀螺仪、磁性传感器、压力传感器、线圈、电感器、电容器、合适的微机电系统(MEMS)装置、存储器控制器、媒体的输入或输出控制器或类似物或上述组件的合适的组合。在其他实施例中，本公开提供了一种布置在电路板上的多维的衬底上存储器，并且其被封装在外壳中，该外壳具有一个或多个输出接口(例如，显示器、打印机、音频输出、扬声器等)、一个或多个输入接口(例如，键盘、小键盘、鼠标、触摸板、麦克风、照相机、摄像机、跟踪球、数字笔等等)、一个或多个输入/输出接口(例如，物理通信接口或生物计量传感器接口等)和一个或多个电源(例如，电池、电容器)等。在至少一个实施例中，衬底上存储器、电路板、外壳、一个或多个接口、一个或多个电源等可以连接到外部装置(有线地或无线地、通过直接连接或通过一个或多个网络等)，诸如智能手机、平板计算装置、可穿戴电子设备、存储棒、外部存储器)等。
[0037]图1图示了根据本公开的实施例的示例存储器架构100的框图。存储器架构100可以是二维架构(例如，在z轴上具有单层)或者可以是如图1中描述的三维架构。应当明白，存储器架构100可以沿着7轴(在页面上的左右水平方向)、沿着X轴(进出页面方向)进一步扩展，或者可以在z轴上具有更多或更少的层。
[0038]存储器架构100可以形成在诸如互补金属氧化物半导体(CMOS)衬底102的控制逻辑衬底上。在各个公开的实施例中，CMOS衬底102可以至少部分地使用前道加工工艺来制造，并且可以包括一个或多个有源或无源装置，诸如晶体管、电阻器、电容器或电感器等。在另外的实施例中，可以至少部分地使用后道加工工艺来制造存储器架构100的其他组件(例如，氧化物104、存储器单元110、字线114、位线112和导体106等)。然而，应当明白，本公开不限于此；在本公开的范围内，可以考虑用于在半导体之中或之上制备或制造的其他机构。
[0039]在CMOS衬底102上可以有晶体管，诸如氧化物104。在一些实施例中，氧化物104可以是氧化硅，虽然可以补充地或替代地利用其他适当的电绝缘体，包括其他氧化物。可以在氧化物104内例如通过从通孔105将氧化物材料蚀刻、去除、图案化等来形成通孔105。可以与通孔105相邻地、沿着图1的X轴(进出页面方向)延伸地形成一组字线114。可以在字线114的相应字线和通孔105的相应通孔之间的凹陷蚀刻(例如，从通孔105水平地延伸到氧化物104内)内形成存储器单元110的一个或多个层。例如，可以在与通孔105相邻的凹陷蚀刻的子集内形成选择层116，选择层116与字线114的相应字线电接触。在一个或多个实施例中，可以与相应的选择层116电接触地形成导体(例如，中间电极)，例如，填充相应的凹陷蚀刻的剩余空间。而且，可以将转换材料108形成为在氧化物104上方并且沿着通孔105边缘的层。转换材料108可以被选择得具有非易失性转换特性，能够保持有表示相应的逻辑状态的、两个或两个以上的不同的和可测量的特性。示例包括各种不同的和可测量的电特性，诸如电阻特性、载流特性、电压特性和磁特性等。
[0040]可以与转换材料108相邻地使用导体材料106填充通孔105 (参见下面的图3，关于用于通孔105、转换材料108、位线112和字线114以及用于存储器单元110的其他组件的适当的材料的举例说明)。在各个实施例中，导体106可以包括存储器架构100的位线112，位线112在一些实施例中在氧化物104上方水平地延伸，并且向下垂直地延伸到通孔105中和存储器单元110的子集之间。
[0041]通过在位线112与字线114的一个字线之间施加电势，可以在存储器单元110的一个选择的存储器单元上施加电场，使得每个存储器单元都可以被分别地寻址。在一些实施例中，可以在多条选择的字线114和位线112上施加适当的电势，方便同时选择多个存储器单元110。因此，存储器架构100可以便利存储器单元110的独立寻址以及组寻址。这继而在控制多少和哪些存储器单元110被特定存储器操作(例如，读取、写入、擦除等)影响方面提供了高灵活性。该灵活性可以在利用双端存储器技术的高性能能力的同时改善功耗(例如，通过将非目标的单元从操作中排除)。另外，存储器架构100可以通过与可扩展的技术节点(例如，低达5纳米[nm]最小特征尺寸或甚至更小)相结合的二维或三维布置(例如，具有沿着x、y和z轴的每一个的多个存储器单元)来提供很高密度的存储器阵列。而且，可以以低成本，利用在各个公开实施例中的后道加工工艺，在大多数CMS器件的热预算内的温度处(例如，小于摄氏400度)并且在至少一些公开的实施例中使用较少的掩模(例如，每层I至4个掩模)来制造存储器架构100。因此，存储器架构100可以在固态存储器领域中提供显著的优点。
[0042]在至少一个替代实施例中，转换材料108可以与选择层116交换位置。在这样的实施例中，可以在凹陷蚀刻内设置转换材料108，转换材料108可以与字线114中的相应字线电接触。而且，可以在氧化物104和由通孔105建立的在氧化物104中的孔的暴露的表面上沉积选择层116。在这个实施例中，存储器单元110可以以与如上(或本文中的其他位置)所述的类似的方式来运行。
[0043]图2图示了根据另外的公开实施例的存储器单元的正交视图的框图。在一些实施例中，该正交视图可以包括上面的存储器架构100的存储器单元100之一的z-y视图200A和y-x视图200B，但是本公开不限于此。在另外的实施例中，存储器单元100可以具有与图2描述者不同的形状。例如，存储器单元100的x-y平面截面可以在一些实施例中在形状上是矩形的，如例如在x-y视图200A中所看到的那样，而在其他实施例中，存储器单元100的X-y平面截面可以是大体矩形、平行四边形或大体平行四边形、梯形或梯形的近似或其他合适的横截面形状或前述形状的合适组合。在其他实施例中，存储器单元100的截面可以没有规则的几何形状，或者可以具有不规则的几何形状(例如，其中，存储器单元100的组件具有与其他层不同的截面尺寸，其中，一个或多个层具有不均匀的侧或边，或具有圆形或曲线的拐角，等等)。同样，从y-χ视图200B的y-x平面看，存储器单元100的截面可以在一些实施例中为圆形或大体圆形的、在其他实施例中为多边形或大体多边形的，在另外的实施例中为卵形的或大体卵形的，或者在另外的实施例中其他适当的几何形状或其近似，或者在其他实施例中可以具有不规则的几何形状或没有限定或均匀的几何形状。因此，在贯穿附图描述的截面图中公开和在本说明书中描述的几何形状不应当被看作限制性的；而是，在本公开的范围内考虑本领域内的技术人员已知或通过本文提供的环境而使得已知的其他适当的布置、取向或几何形状。
[0044]参见y-x视图200B，所描述的存储器单元可以包括存储器装置202和选择器装置204。存储器装置202和选择器装置204可以至少部分地被氧化物216围绕。
[0045]存储器装置202可以包括第一电极电极206、转换层208和导体210。在各个实施例中，存储器装置202可以是非易失性存储器装置，其可以响应于所施加的信号(例如，编程信号)而从第一状态转换到第二状态，并且在所施加的信号去除之后仍保持第二状态。在电阻式转换存储器(例如，基于导电丝的装置)的环境中，电极J06可以提供微粒，该微粒响应于所施加的信号而在转换层208中迀移或形成(例如，经由穿隧等)，并且通过至少转换层208的子集来形成导电路径或导电丝。该导电路径/导电丝可以由此减少转换层208和存储器装置202的电阻(例如，在电极:206和导体210之间)。在一些实施例中，该微粒可以部分地在转换层208内迀移/形成，或者在转换层208内的微粒可以响应于所施加的信号被离子化以形成导电路径/导电丝。而且，响应于第二信号，导电路径/导电丝可以至少部分地变形或变得非离子化，将存储器装置202改变为高电阻状态。
[0046]选择器装置204可以包括导体210、选择层212和第二电极电极2214。选择器装置204在各个实施例中可以是易失性转换装置。根据这些实施例，选择层212可以具有本征特性，其可以响应于所施加的刺激而被改变为与本征特性在测量上不同的第二特性。该特性和所施加的刺激的物理性质可以基于用于选择器装置204的技术而改变(例如，用于导体210、选择器212或电极2214的材料)。在至少一个实施例中，选择器装置204可以是易失性电阻式转换装置。在该实施例中，选择层212可以具有本征电阻，其可以响应于适当的施加刺激(例如，达到或超过阈值电压的电压、达到或超过阈值安培的电流、达到或超过阈值热量或能量的焦耳加热，或达到或超过阈值场幅度的场等或上述部分的适当组合)而改变为第二电阻。
[0047]作为说明性示例，响应于达到或超过与选择器装置204相关联的阈值电压的电压，来自电极2214的微粒(响应于向电极2214施加的偏压)可以在选择层212内迀移或在选择层212内离子化，在选择层212内形成导电路径/导电丝，并且将选择层212从高电阻改变为高电导(例如，在电极2214与导体210之间)。因为选择层212是易失性转换装置，所以导电路径/导电丝可以响应于电压降低到低于与选择器装置204相关联的阈值电压而至少部分地变形(例如，去除关联、朝电极2214迀移、变得非离子化等)。
[0048]在另外的实施例中，选择器装置204可以是双极转换装置。在这些实施例中，选择器装置204可以响应于相对于电极2214的在导体210处的第二刺激(例如，在电气环境中，具有与被施加到如上所述的电极2214不同的极性)而变得高度导电。在一些实施例中，例如，导体210可以是隔离(例如，悬置)的导体，其不连接到外部电源。在这些实施例中，不直接向导体210施加刺激。而是，导体210可以响应于被施加到电极2214或电极J06的刺激而具有与其相关联的刺激。例如，如果在电极J06和电极2214之间施加电压使得电极i206在比电极2214更低的电势处，中等的电势可以在导体210处形成(例如，具有在电极i206和电极2214的幅度之间的幅度)。以这种方式，导体210可以便利或调制在选择层212上的电势。在电阻式转换选择器装置204的环境中继续该示例，导体210的微粒可以响应于达到或超过相关联的第二阈值幅度(例如，与在电极2214处施加的阈值电压作比较，负极性的第二阈值电压)的第二施加的刺激而在选择层212内迀移或离子化(例如，响应于在电极2214处的较高电势和在导体210处的中等电势)，以形成导电路径/导电丝。再一次，因为选择层212是易失性的，所以导电路径/导电丝可以因此在具有第二阈值幅度的第二施加的刺激消失的情况下变形或变得非离子化。在一些实施例中，所施加的刺激和第二施加的刺激的阈值幅度可以相同或大体相同，而在其他实施例中，相应的阈值幅度可以不同。在一些实施例中，可以至少部分地选择用于导体210、选择层212或电极2214的材料(例如，参见下面的图3)，以获得目标阈值幅度或第二阈值幅度。
[0049]在另一个实施例中，在选择器装置204中的易失性转换可以是因为响应于超过选择层212的软击穿场阈值的在选择层212上的电场的选择层212的电软击穿。如上所述，可以通过向电极J06和电极2214施加的电压来确定在选择层212中的电场。
[0050]选择器装置204的双极操作可以适合于与双极存储器装置202相结合的操作。例如，双极选择器装置204可以显著地减小响应于较小(例如，小于相关联的阈值幅度)正或负电压的电阻式转换存储器单元的泄漏电流。因此，在双极环境中，选择器装置204可以对于导致在电阻式转换存储器单元上的正寄生电压的编程操作或导致在电阻式转换存储器单元上的负寄生电压的擦除操作来减小泄漏电流。这可以在由双极电阻式转换存储器单元构成的IT - nR存储器架构中提供显著的优点，即使对于η的较大值也是如此。超过选择器装置204的相关联的阈值电压的正或负电压可以激活选择器装置204来变得导通。在一些公开的实施例中，选择层212可以当被激活时具有比转换层208高的导电率，使得正/负电压主要在存储器装置202上降低。因此，当激活选择器装置204时，电压可以被配置为在存储器装置202上执行存储器操作。当选择器装置204被去激活(电阻的)时，存储器装置202相对于存储器操作绝缘，且不论是正编程操作或负擦除操作。
[0051]图3图示了根据本公开的另外的实施例的示例存储单元300的框图。在一些实施例中，存储单元300可以包括可以作为单片处理(例如，作为后道加工工艺)的一部分来制造的一组材料层。在另外的实施例中，可以沿着不垂直于绝缘衬底的顶表面的方向来布置(例如，堆叠)存储单元300。在另外的实施例中，该方向可以在相对于该顶表面的法向量的倾斜角度处。在其他实施例中，该方向可以垂直于或大体垂直于该法向量。在其他实施例中，该方向可以选自在大体平行于法向量和大体垂直于法向量之间的角度的范围。可以参考下文找到用于存储单元300的取向的另外的示例:在2014年2月28日提交的美国专利申请序列号N