二掩模图案上的所述第一电力轨的所述区域处产生所述电力轨嵌入物图案以及在所述第二掩模图案上的所述第二电力轨的所述区域处产生所述嵌入物图案。3.根据权利要求1所述的方法，其中分解所述整体图案包括将所述电力轨基底图案分解到所述第一掩模图案上的第一电力轨的区域中以及将所述电力轨基底图案分解到所述第二掩模图案上的第二电力轨的区域中，且其中产生所述电力轨嵌入物图案包括在所述第二掩模图案上的所述第一电力轨的所述区域处产生所述电力轨嵌入物图案以及在所述第一掩模图案上的所述第二电力轨的所述区域处产生所述嵌入物图案。4.根据权利要求1所述的方法，其还包括基于所述电力轨图案与在所述第二掩模图案中图案化的单元特征之间的距离来选择所述电力轨嵌入物图案的嵌入物的尺寸。5.根据权利要求1所述的方法，其中分解所述整体图案包括将所述整体图案的互连件图案分解在所述第一掩模图案与所述第二掩模图案之间，且其中产生所述电力轨嵌入物图案包括基于所述电力轨图案与所述第二掩模图案上的最近互连件图案之间的距离来产生所述电力轨嵌入物图案。6.根据权利要求1所述的方法，其中提供所述整体图案包括提供包括多个单元图案的所述整体图案，所述多个单元图案各自包括所述电力轨图案的一部分，且其中分解所述整体图案包括将所述电力轨图案分解成部分设置在所述单元图案的每个中的电力轨基底图案，且其中产生所述电力轨嵌入物图案包括产生沿着所述电力轨图案的纵向隔开的多个嵌入物。7.根据权利要求6所述的方法，其还包括基于所述多个嵌入物的每个嵌入物与所述第二掩模图案上的最近互连件图案之间的横向距离来选择所述多个嵌入物的每个嵌入物的尺寸，所述最近互连件图案与尺寸待被选择的所述多个嵌入物的各自嵌入物纵向对准。8.根据权利要求1所述的方法，其还包括基于所述第一掩模图案与所述第二掩模图案之间的曝光剂量歪斜来选择所述嵌入物图案的大小。9.根据权利要求1所述的方法，其中产生所述嵌入物图案包括产生嵌入物，所述嵌入物延伸所述电力轨图案的纵向的全长且延伸小于所述电力轨图案的横向的全宽。10.根据权利要求1所述的方法，其中产生所述嵌入物图案还包括产生沿着所述电力轨的横向隔开的多个嵌入物，以符合微影工艺的缝合规则。11.根据权利要求1所述的方法，其还包括:制作包括所述第一掩模图案的第一光刻掩模和制作包括所述第二掩模图案的第二光刻掩模。12.根据权利要求1所述的方法，其还包括使用所述第一光刻掩模和所述第二光刻掩模来制造半导体器件。13.—种非暂时性计算机可读介质，其存储用来被计算机系统的至少一个处理器执行的控制逻辑，所述控制逻辑包含指令用来: 将整体图案分解成包含电力轨基底图案的第一掩模图案和包含多个互连件图案的第一互连件图案的第二掩模图案； 确定所述电力轨图案和所述第一互连件图案之间的距离；以及 在所述第二掩模图案上产生基于所述距离并与所述第一掩模图案的所述电力轨基底图案至少部分对准的电力轨嵌入物图案。14.根据权利要求13所述的计算机可读介质，其中所述控制逻辑包括将所述电力轨基底图案分解到所述第一掩模图案上的第一电力轨的区域中以及将所述电力轨基底图案分解到所述第一掩模图案上的第二电力轨的区域中的指令，且其中所述控制逻辑包括在所述第二掩模图案上的所述第一电力轨的所述区域处产生所述电力轨嵌入物图案以及在所述第二掩模图案上的所述第二电力轨的所述区域处产生所述嵌入物图案的指令。15.根据权利要求13所述的计算机可读介质，其中所述控制逻辑包括将所述电力轨基底图案分解到所述第一掩模图案上的第一电力轨的区域中以及将所述电力轨基底图案分解到所述第二掩模图案上的第二电力轨的区域中的指令，且其中所述控制逻辑包括在所述第二掩模图案上的所述第一电力轨的所述区域处产生所述电力轨嵌入物图案以及在所述第一掩模图案上的所述第二电力轨的所述区域处产生所述嵌入物图案的指令。16.根据权利要求13所述的计算机可读介质，其中所述控制逻辑包括基于所述电力轨图案与在所述第二掩模图案中图案化的单元特征之间的距离来选择所述电力轨嵌入物图案的嵌入物的尺寸的指令。17.根据权利要求13所述的计算机可读介质，其中所述控制逻辑包括提供包括多个单元图案的所述整体图案的指令，所述多个单元图案各自包括所述电力轨图案的一部分，且其中所述控制逻辑包括将所述电力轨图案分解成部分设置在所述单元图案的每个中的电力轨基底图案的指令，且其中所述控制逻辑包括产生沿着所述电力轨图案的纵向隔开的多个嵌入物的指令。18.根据权利要求17所述的计算机可读介质，其中所述控制逻辑包括基于所述多个嵌入物的每个嵌入物与所述第二掩模图案上的最近互连件图案之间的横向距离来选择所述多个嵌入物的每个嵌入物的尺寸的指令，所述最近互连件图案与尺寸待被选择的所述多个嵌入物的各自嵌入物纵向对准。19.根据权利要求13所述的计算机可读介质，其中所述控制逻辑包括基于所述第一掩模图案与所述第二掩模图案之间的曝光剂量歪斜来选择所述嵌入物图案的大小的指令。20.根据权利要求13所述的计算机可读介质，其中所述控制逻辑包括产生嵌入物的指令，所述嵌入物延伸所述电力轨图案的纵向的全长且延伸小于所述电力轨图案的横向的全宽。21.根据权利要求13所述的计算机可读介质，其中所述控制逻辑包括产生沿着所述电力轨的横向隔开的多个嵌入物以符合微影工艺的缝合规则的指令。22.一种制造半导体的方法，其包括: 提供半导体晶片； 提供第一光刻掩模，所述第一光刻掩模包括具有电力轨基底图案的第一图像； 将所述第一图像转移到所述晶片上； 提供第二光刻掩模，所述第二光刻掩模包括具有电力轨嵌入物图案的第二图像，所述电力轨嵌入物图案被设置成在所述第一光刻掩模的所述电力轨基底图案内对准； 将所述第二图像转移到所述晶片上； 使用所述转移图像作为蚀刻掩模在所述晶片中蚀刻多个沟槽；以及 将导电材料沉积在所述晶片的所述沟槽中以印刷电力轨。23.根据权利要求22所述的方法，其中提供所述半导体晶片还包括提供具有绝缘层和设置在所述绝缘层上的硬掩模层的半导体晶片；且其中转移所述第一图像还包括: 使所述第一光刻掩模的所述第一图像在设置于所述晶片上的第一光阻剂上曝光； 使所述第一光阻剂显影，以形成包括所述电力轨基底图案的第一蚀刻掩模；以及 使用所述第一蚀刻掩模将所述第一图像蚀刻到所述硬掩模层中。24.根据权利要求23所述的方法，其中转移所述第二图像还包括: 使所述第二光刻掩模的所述第二图像在设置于所述晶片上的第二光阻剂上曝光； 使所述第二光阻剂显影，以形成包括所述嵌入物电力轨基底图案的第二蚀刻掩模；以及 使用所述第二蚀刻掩模将所述第二图像蚀刻到所述硬掩模层中。25.根据权利要求24所述的方法，其中在所述晶片中蚀刻所述多个沟槽包括使用所述硬掩模层作为硬蚀刻掩模来蚀刻所述绝缘层。26.一种装置，其包括具有第一层的半导体，所述第一层是通过如下所述的工艺产生: 提供第一光刻掩模，所述第一光刻掩模包括具有电力轨基底图案的第一图像； 将所述第一图像转移到所述晶片上； 提供第二光刻掩模，所述第二光刻掩模包括具有电力轨嵌入物图案的第二图像，所述电力轨嵌入物图案被设置成在所述第一光刻掩模的所述电力轨基底图案内对准； 将所述第二图像转移到所述晶片上； 使用所述转移图像作为蚀刻掩模在所述晶片中蚀刻多个沟槽；以及 将导电材料沉积在所述晶片的所述沟槽中以印刷电力轨。27.根据权利要求26所述的装置，其中所述第一层包括绝缘材料和导电材料，且其中所述第一层还通过如下项而产生: 使所述第一光刻掩模的所述第一图像在设置于所述晶片上的第一光阻剂上曝光； 使所述第一光阻剂显影，以形成包括所述电力轨基底图案的第一蚀刻掩模；以及 使用所述第一蚀刻掩模将所述第一图像蚀刻到硬掩模层中。28.根据权利要求27所述的装置，其中所述第一层还通过如下项而产生: 使所述第二光刻掩模的所述第二图像在设置于所述晶片上的第二光阻剂上曝光； 使所述第二光阻剂显影，以形成包括所述嵌入物电力轨基底图案的第二蚀刻掩模；以及 使用所述第二蚀刻掩模将所述第二图像蚀刻到所述硬掩模层中。29.根据权利要求27所述的装置，其中所述第一层是还通过使用所述硬掩模层作为硬蚀刻掩模来蚀刻所述绝缘层而产生。30.根据权利要求26所述的装置，其中所述第一光刻掩模和所述第二光刻掩模结合形成包括多个单元图案的整体图案，所述多个单元图案各自包括整体电力轨图案的一部分，且其中所述电力轨基底图案被部分设置在所述单元图案的每个中，且其中所述电力轨嵌入物图案包括沿着所述电力轨图案的纵向隔开的多个嵌入物。
【专利摘要】提供了方法、计算机可读介质和装置。一种方法包括且所述计算机可读介质被配置成将整体图案分解成包括电力轨基底图案的第一掩模图案和第二掩模图案，以及在所述第二掩模图案上产生与所述第一掩模图案的所述电力轨基底图案至少部分对准的电力轨嵌入物图案。所述装置是使用由所述方法产生的光刻掩模通过光刻法产生。
【IPC分类】H01L21/027
【公开号】CN104885193
【申请号】CN201380061885
【发明人】理查德·舒尔茨, 欧麦德·洛瓦尼, 查尔斯·汤
【申请人】超威半导体公司
【公开日】2015年9月2日
【申请日】2013年11月25日
【公告号】EP2926364A1, US20140145342, WO2014085299A1