用于双图案微影术的金属密度分布的利记博彩app
【技术领域】
[0001]技术领域总体上涉及用于双图案微影术的金属密度分布，且更具体地说，涉及用于双图案微影术金属密度分布的电力轨架构。
[0002]发明背景
[0003]半导体工业旨在在较小的芯片面积上制造具有越来越高的半导体器件密度的集成电路，以实现更大的功能和降低制造成本。这种对大规模集成的期望已经导致电路尺寸和器件特征的持续缩小。减小结构大小例如场效应晶体管中的栅极长度和导电线宽度的能力受微影性能的影响。
[0004]对于传统的光刻系统，辐射通过掩模或标线提供或被其反射以在半导体晶片上形成图像。一般来说，该图像被聚焦在晶片上以使材料(例如光阻剂材料)层曝光和图案化。接着，光阻剂材料被用于在半导体晶片的一个或多个层中界定掺杂区域、沉积区域、蚀刻区域或其它结构和特征。光阻剂材料还可以界定与半导体器件的金属层相关联的导电线或导电垫。另外，光阻剂材料可以界定隔离区域、晶体管栅极或其它晶体管结构和元件。
[0005]多个曝光/图案化工艺使用两个或更多个光刻子工艺和两个或更多个光掩模，并且可以用于形成极小和紧凑特征的图案。对于光刻工艺中所使用的给定波长和透镜孔径，光掩模上的线之间的间距或距离必须大于一定量。
[0006]间距或线间隔的向下缩放最终受光刻工具的实际性能限制。因此，某些设计规则通常被用来检查所需半导体器件特征的可行性和可制造性。例如，设计规则检查(DRC)方法可以应用于识别在导电迹线例如局部互连件的建议布局中潜在的引脚到引脚和/或引脚到线违规。因此，如果该建议布局包括对于特定光刻工具来说太短的引脚到引脚或引脚到线间距，那么在不将一些导电迹线短接在一起的情况下可能无法使用该建议布局来制造器件。在各种光刻工艺中还可以对重叠或缝合长度加以限制。缝合长度是存在于两个光掩模上的重叠图案化区域的长度。
[0007]另外，曝光剂量平衡(通过各个光掩模的光量的平衡)影响制造期间对临界尺寸线宽的工艺控制。不平衡曝光剂量可以导致过窄或过宽的线并导致短线或不期望的间隙或空隙。例如，典型设计可以包括被称为电力轨的大导电区域，电力轨提供电流给该设计的功能单元或从该设计的功能单元提供电流。电力轨通常在单个掩模上图案化且因此朝在具有电力轨的光掩模上的更高剂量密度分布产生大的歪斜。该歪斜所导致的工艺控制降低导致印刷产品可能包括与所需设计相差很大的特征和线。
发明概要
[0008]在一些实施方案中，一种方法包括将整体图案分解成包括电力轨基底图案的第一掩模图案和第二掩模图案，以及在第二掩模图案上产生与第一掩模图案的电力轨基底图案至少部分对准的电力轨嵌入物图案。
[0009]在一些实施方案中，提供了一种非暂时性计算机可读介质，其存储用来被计算机系统的至少一个处理器执行的控制逻辑。该控制逻辑包括包含代码和数据结构的指令，用来将整体图案分解成包含电力轨基底图案的第一掩模图案和包含多个互连件图案的第一互连件图案的第二掩模图案，确定电力轨图案和第一互连件图案之间的距离，以及在第二掩模图案上产生基于该距离并与第一掩模图案的电力轨基底图案至少部分对准的电力轨嵌入物图案。
[0010]在一些实施方案中，提供了一种制造半导体的方法。所述方法包括:提供半导体晶片；提供包括具有电力轨基底图案的第一图像的第一光刻掩模；将第一图像转移到晶片上；提供包括具有电力轨嵌入物图案的第二图像的第二光刻掩模，所述电力轨嵌入物图案被设置成在第一光刻掩模的电力轨基底图案内对准；将第二图像转移到晶片上；使用转移图像作为蚀刻掩模在晶片中蚀刻多个沟槽；以及将导电材料沉积在晶片的沟槽中以印刷电力轨。
[0011]在一些实施方案中，提供了一种包含具有第一层的半导体的装置。所述第一层是通过这样的工艺而产生:提供包括具有电力轨基底图案的第一图像的第一光刻掩模；将第一图像转移到晶片上；提供包括具有电力轨嵌入物图案的第二图像的第二光刻掩模，所述电力轨嵌入物图案被设置成在第一光刻掩模的电力轨基底图案内对准；将第二图像转移到晶片上；使用转移图像作为蚀刻掩模在晶片中蚀刻多个沟槽；以及将导电材料沉积在晶片的沟槽中以印刷电力轨。
[0012]附图简述
[0013]本文所公开的实施方案的优点将容易被了解，同时通过在结合附图考虑时参考以下详细描述变得更好理解，其中:
[0014]图1A是根据一些实施方案的整体掩模图案的简化方框图；
[0015]图1B是根据一些实施方案的掩模图案的简化方框图；
[0016]图1C是根据一些实施方案的掩模图案的简化方框图；
[0017]图2A是根据一些实施方案的掩模图案的简化方框图；
[0018]图2B是根据一些实施方案的掩模图案的简化方框图；
[0019]图3A是根据一些实施方案的电力轨图案的简化方框图；
[0020]图3B是根据一些实施方案的掩模图案的简化方框图；
[0021]图3C是根据一些实施方案的掩模图案的简化方框图；
[0022]图4是根据一些实施方案的装置的简化方框图；
[0023]图5A是根据一些实施方案的整体掩模图案的简化方框图；
[0024]图5B是根据一些实施方案的掩模图案的简化方框图；
[0025]图5C是根据一些实施方案的掩模图案的简化方框图；
[0026]图6A是根据一些实施方案的掩模图案的简化方框图；
[0027]图6B是根据一些实施方案的掩模图案的简化方框图；
[0028]图7A是根据一些实施方案的整体掩模图案的简化方框图；
[0029]图7B是根据一些实施方案的掩模图案的简化方框图；
[0030]图7C是根据一些实施方案的掩模图案的简化方框图；
[0031]图8A是根据一些实施方案的整体掩模图案的简化方框图；
[0032]图8B是根据一些实施方案的掩模图案的简化方框图；
[0033]图8C是根据一些实施方案的掩模图案的简化方框图；
[0034]图9A是根据一些实施方案的整体掩模图案的简化方框图；
[0035]图9B是根据一些实施方案的掩模图案的简化方框图；
[0036]图10是说明根据实施方案的方法的流程图；以及
[0037]图11是说明根据实施方案的方法的流程图。
[0038]详细描述
[0039]以下详细描述的性质仅仅是例示性且无意限制应用和使用。如本文中所使用，字词〃例示性〃意指〃用作实例、例子或说明"。因此，在本文中被描述为〃例示性〃的任何实施方案不一定要被视为相比于其它实施方案是优选或有利的。本文所描述的所有实施方案都是例示性实施方案，其被提供用来使得本领域技术人员能够创作或使用所公开的实施方案而不是限制由权利要求书所限定的本公开的范围。另外，无意受先前的技术领域、背景、简单概要、以下详细描述中或针对任何具体实施方案或计算机系统所呈现的任何明示或暗示的理论束缚。
[0040]在这个文献中，诸如第一和第二等的关系术语可以仅用于区别一个实体或动作与另一个实体或动作，而不一定要求或暗示这类实体或动作间的任何实际的这种关系或顺序。除非由权利要求语言明确限定，否则诸如〃第一 〃、〃第二 〃、〃第三〃等的数字顺序仅表示多个中的不同单个且不暗示任何次序或顺序。另外，以下描述是指"连接"或"耦合〃在一起的元件或特征。如本文中所使用，〃连接〃可以指一个元件/特征被直接接合到另一个元件/特征(或与另一个元件/特征直接连通)，且不一定是以机械方式。同样地，〃親合"可以指一个元件/特征被直接或间接接合到另一个元件/特征(或与另一个元件/特征直接或间接连通)，且不一定是以机械方式。然而，应该理解，尽管两个元件在下文中可以被描述为〃连接〃，但是这些元件可以被〃耦合〃，且反之亦然。因此，尽管本文所示出的方框图描绘了元件的实例配置，但是额外的介入元件、器件、特征或组件可以存在于实际实施方案中。
[0041]最终，为了简明起见，与计算机系统有关的传统技术和组件和计算机系统的其它功能方面(以及系统的个别操作组件)可能未在本文中详细描述。另外，本文中包含的各个图中所示出的连接线意在表示各种元件之间的实例功能关系和/或物理耦合。应该注意，许多替代或附加的功能关系或物理连接可以存在于本文所公开的实施方案中。
[0042]在一些实施方案中，提供了一种改进的曝光剂量制造方法和半导体产品。通过结合附图所进行的后续详细描述和附加权利要求，本发明的其它期望特征和特点将变得明显O
[0043]在半导体器件的制造期间使用光刻法和各种光刻技术。这类技术可以用于在半导体晶片上形成光阻剂材料的图案，其中这类图案限定待被形成、处理或加工的特征、区和/或区域的边界。例如，光刻可以被用来限定电力轨、局部互连件、活性半导体区域、栅极结构、侧壁间隔物、蚀刻掩模、离子植入掩模等的布局。就这一点来说，典型的光刻系统采用辐射源、光学器件(例如，透镜、反光镜或液体例如水)、掩模和供接受光刻的晶片用的平台。这样的光刻系统被配置成将提供在掩模上的图案或图像转移到晶片的目标材料或表面上。
[0044]光阻剂层是在晶片的期望目标材料上形成。