半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体器件的制造方法，例如涉及包括检查半导体器件的电特性的工序在内的半导体器件的制造方法。
【背景技术】
[0002]在JP特开2010-67755号公报(专利文献I)中记载了一种半导体器件，该半导体器件包括作为DC/DC变换器的构成要素的高压侧MOSFET (Metal Oxide SemiconductorField Effect Transistor:金属氧化物半导体场效应晶体管)、低压侧MOSFET以及控制电路。
[0003]在JP特开2002-71716号公报(专利文献2)中记载了一种将压缩螺旋弹簧以横躺的状态安装在IC插座的触针上的技术。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:JP特开2010-67755号公报
[0007]专利文献2:JP特开2002-71716号公报
【发明内容】
[0008]在半导体器件的制造工序中，存在检查半导体器件的电特性的检查工序。例如，在该检查工序中，使插座端子与设于半导体器件的引线接触，从该插座端子向引线流过电流。在这种情况下，向与引线电连接的半导体芯片供给电流，检查形成于半导体芯片内的半导体元件等的电特性。此时，本发明发明人的研究结果发现，尤其当供给的电流量增加时，根据引线与插座端子的连接方式会引起以半导体器件的外观不良为代表的成品率下降或者插座端子的寿命变短。因此，从谋求半导体器件的成品率提高和插座端子的寿命延长的观点出发，希望钻研引线与插座端子的连接方式。
[0009]根据本说明书的描述以及附图可以理解本发明的上述以及其他目的和新特征。
[0010]一个实施方式的半导体器件的制造方法包括检查半导体器件的电特性的工序。在该工序中，将与设于半导体器件的外部端子接触的插座端子的至少一部分构成为具有:主体部，其具有支承部；板状部位，其与支承部连接，且具有向被检查器件的配置侧突出的前端部；和多个突起部，其一体地设于前端部。
[0011]发明的效果
[0012]根据一个实施方式，能够实现提高半导体器件的成品率。
[0013]另外，根据一个实施方式，能够实现延长插座端子的寿命。
【附图说明】
[0014]图1是示出降压型DC/DC变换器的电路结构的图。
[0015]图2是示出高压侧MOS晶体管和低压侧MOS晶体管的时序图的图。
[0016]图3是示出实施方式的半导体器件的安装结构的图。
[0017]图4是从下表面(背面)观察实施方式的半导体器件的俯视图。
[0018]图5是示出实施方式的半导体器件的内部结构的图。
[0019]图6的㈧是示出引线框架的示意性的整体结构的图，图6的⑶是放大示出图6的(A)所示的引线框架的一部分的图，图6的(C)是进一步地放大示出图6的(B)所示的引线框架的一部分的图。
[0020]图7是示出实施方式的半导体器件的制造工序的俯视图。
[0021]图8是示出接着图7的半导体器件的制造工序的俯视图。
[0022]图9是示出接着图8的半导体器件的制造工序的俯视图。
[0023]图10是示出接着图9的半导体器件的制造工序的俯视图。
[0024]图11的(A)是示出接着图10的半导体器件的制造工序的俯视图，图11的⑶是放大图11的(A)的一部分的放大图。
[0025]图12是示出接着图11的半导体器件的制造工序的图。
[0026]图13是示出接着图12的半导体器件的制造工序的图。
[0027]图14的㈧是示出接着图13的半导体器件的制造工序的俯视图，图14的⑶是图14的(A)的侧视图。
[0028]图15是接着图14的半导体器件的制造工序，图15的㈧是示出该工序的俯视图，图15的(B)是示出该工序的侧视图，图15的(C)是示出通过该工序切片得到的半导体器件的俯视图。
[0029]图16是示出功率MOS晶体管的截面结构例子的图。
[0030]图17是示出对构成DC/DC变换器的高压侧MOS芯片的热阻进行评估的测试工序的流程的流程图。
[0031]图18是含有作为DC/DC变换器的构成要素的高压侧MOS晶体管、低压侧MOS晶体管以及控制电路在内的电路框图，且是对室温状态下的体二极管的VF(压降)进行测定的图。
[0032]图19是含有作为DC/DC变换器的构成要素的高压侧MOS晶体管、低压侧MOS晶体管以及控制电路在内的电路框图，且是向高压侧MOS晶体管流过加热电流的图。
[0033]图20是含有作为DC/DC变换器的构成要素的高压侧MOS晶体管、低压侧MOS晶体管以及控制电路在内的电路框图，且是对加热状态下的体二极管的VF进行测定的图。
[0034]图21是示出对构成DC/DC变换器的低压侧MOS芯片的热阻进行评估的测试工序的流程的流程图。
[0035]图22是含有作为DC/DC变换器的构成要素的高压侧MOS晶体管、低压侧MOS晶体管以及控制电路在内的电路框图，且是对室温状态下的体二极管的VF进行测定的图。
[0036]图23是含有作为DC/DC变换器的构成要素的高压侧MOS晶体管、低压侧MOS晶体管以及控制电路在内的电路框图，且是向低压侧MOS晶体管流过加热电流的图。
[0037]图24是含有作为DC/DC变换器的构成要素的高压侧MOS晶体管、低压侧MOS晶体管以及控制电路在内的电路框图，且是对加热状态下的体二极管的VF进行测定的图。
[0038]图25是示出测试工序的示意性的实施方式的剖视图。
[0039]图26是说明引起引线的外观不良或者插座端子的寿命变短的机理的流程图。
[0040]图27是示出引线的外观不良的一个例子的示意图。
[0041]图28是示出在实施方式的测试工序中所使用的测试插座的结构的俯视图。
[0042]图29是示出将被检查器件配置于测试插座的状态的剖视图。
[0043]图30是示出实施方式的插座端子的结构的剖视图。
[0044]图31的(A)是放大示出图30的一部分区域的图，图31的⑶是从上表面观察图31的㈧的图。
[0045]图32是放大示出引线与插座端子的连接方式的图。
[0046]图33是放大示出引线与插座端子的连接方式的图。
[0047]图34是示出按压被检查器件的状态的剖视图。
[0048]图35是放大示出引线与插座端子的连接方式的图。
[0049]图36是放大示出引线与插座端子的连接方式的图。
[0050]图37是示出对高压侧MOS芯片的热阻进行评估的测试工序中的电流路径的图。
[0051]图38是示出对低压侧MOS芯片的热阻进行评估的测试工序中的电流路径的图。
[0052]图39是说明实施方式的代表性的效果的图。
[0053]图40是示出在实施了实施方式的测试工序后的半导体器件的背面的图。
[0054]图41是示出从树脂露出的引线的表面状态的一个例子的图。
[0055]图42是示出从树脂露出的引线的表面状态的另一个例子的图。
[0056]图43是示出仅搭载了高压侧MOS芯片和低压侧MOS芯片的半导体器件的内部结构的俯视图。
[0057]图44是示出仅搭载了低压侧MOS芯片的半导体器件的内部结构的俯视图。
【具体实施方式】
[0058]在以下的实施方式中，为了方便说明，在必要时，分成多个段落或者实施方式来进行说明，但除了特别明确说明的情况以外，他们并不是相互之间没有关联的，而是具有一方是另一方的一部分或者全部的变形例、详细内容、补充说明等的关系。
[0059]另外，在以下的实施方式中，在提及要素的数等(包括个数、数值、量、范围等)的情况下，除了特别明确说明的情况以及理论上明确限定于该数的情况等以外，都不限定于该特定的数，也可以是特定的数以上或者以下。
[0060]进一步地，在以下的实施方式中，除了特别明确说明的情况以及理论上认为确实必要的情况等以外，该构成要素(也包括要素步骤等)当然地不一定是必要的。
[0061]同样地，在以下的实施方式中，当提及构成要素等的形状、位置关系等时，除了特别明确说明的情况以及理论上认为确实不是这样的情况等以外，都包括实质上与该形状等近似或者类似等的形状等。对于上述数值以及范围也是同样的。
[0062]另外，在用于说明实施方式的全部附图中，对同一部件原则上标注同一附图标记，省略其重复的说明。此外，为了便于理解附图，有时对俯视图也标记阴影线。
[0063](实施方式)
[0064]< DC/DC变换器的电路结构以及动作>
[0065]图1是示出降压型DC/DC变换器的电路结构的图。如图1所示，在降压型DC/DC变换器中，在输入端子TEl与地线(基准电位)GND之间串联连接有高压侧MOS晶体管QH和低压侧MOS晶体管QL。而且，在高压侧MOS晶体管QH与低压侧MOS晶体管QL之间设有节点NA，在节点NA与负载RL侧的地线GND之间串联连接有电感L和负载RL，且与负载RL并联连接有电容器C。
[0066]另外，高压侧MOS晶体管QH的栅极电极以及低压侧MOS晶体管QL的栅极电极与控制电路CC连接，通过控制电路CC来控制高压侧MOS晶体管QH的导通(ON) /截止(OFF)动作以及低压侧MOS晶体管QL的导通/截止动作。具体地，控制电路CC以如下的方式进行控制:当使高压侧MOS晶体管QH导通时，使低压侧MOS晶体管QL截止；当使高压侧MOS晶体管QH截止时，使低压侧MOS晶体管QL导通。
[0067]此处，例如，在高压侧MOS晶体管QH导通、低压侧MOS晶体管QL截止的情况下，电流从输入端子TEl经由高压侧MOS晶体管QH以及电感L流向负载RL。此后，当高压侧MOS晶体管QH截止、低压侧MOS晶体管QL导通时，首先，由于高压侧MOS晶体管QH截止，所以从输入端子TEl经由高压侧MOS晶体管QH以及电感L流向负载RL的电流被切断。即，流向电感L的电流被切断。然而，当电流减少(切断)时，在电感L中想要维持流过电感L的电流。此时，由于低压侧MOS晶体管QL导通，所以这次电流从地线GND经由低压侧MOS晶体管QL以及电感L流向负载RL。此后，再次使高压侧MOS晶体管QH导通，使低压侧MOS晶体管QL截止。通过重复这样的动作，在图1所示的降压型DC/DC变换器中，当向输入端子TEl输入输入电压Vin时，在负载RL的两端输出比输入电压Vin低的输出电压Vout。
[0068]以下，针对通过重复上述的开关动作，在向输入端子TEl输入输入电压Vin的情况下在负载RL的两端输出比输入电压Vin低的输出电压Vout的理由进行简单说明。此外，以下，将流过电感L的电流视为不间断的电流。
[0069]首先，将高压侧MOS晶体管QH设为通过控制电路CC的控制而在导通期间Ti3n以及截止期间1'_进行开关动作。这种情况下的开关频率是f = 1/(T 0N+T0FF)。
[0070]此处，例如，在图1中，与负载RL并联地插入的电容器C具有使输出电压Vout在短时间内不会大幅变动的功能。即，在图1所示的降压型DC/DC变换器中，由于将比较大的容量值的电容器C与负载RL并联地插入，所以在稳定状态下，输出电压Vout中包含的纹波(ripple)电压是比输出电压Vout小的值。因此，开关动作的一个周期内的输出电压Vout的变动能够忽略。
[0071]最初，考虑高压侧MOS晶体管QH导通的情况。此时，由于假设输出电压Vout在一个周期内不变动，所以施加在电感L上的电压能够视为固定在(Vin-Vout)。因此，当将电感L的电感值设置为LI时，导通期间Ti3n的电流的增量Δ I m由式(I)给出。
[0072]A1n= (Vin-Vout)/LI X Ton (I)
[0073]接着，考虑高压侧MOS晶体管QH截止的情况。在这种情况下，由于低压侧MOS晶体管QL导通，所以施加在电感L上的电压变为O-Vout = -Vout0因此，截止期间Ti3ff的电流的增量A Ii3ff由式⑵给出。
[0074]Δ 1ff=-Vout/Ll XT 0FF (2)
[0075]此时，当达到稳定状态时，流过电感L的电流在开关动作的一个周期的期间内不发生增减。换言之，在流向电感L的电流在一个周期的期间内发生增减的情况下，就表示尚未达到稳定状态。因此，在稳定状态下，式(3)成立。
[0076]A 1n+Δ 1ff= O (3)
[0077]当将式⑴的关系以及式⑵的关系代入该式(3)时，能够得到以下所示的式⑷。
[0078]Vout = Vin X Ton/ (Ton+Toff) (4)
[0079]在该式(4)中，根据T。# O以及Tqff^ 0，可知Vout < Vin0 S卩，可知图1所示的降压型DC/DC变换器是输出比输入电压Vin低的输出电压Vout的电路。而且，根据式(4)可知，通过利用控制电路CC控制开关动作，使导通期间Ti3n和截止期间T _变化，能够得到比输入电压Vin低的任意的输出电压Vout。特别是，若以导通期间Ti3n和截止期间Ttw固定的方式进行控制，则能够得到固定的输出电压Vout。
[0080]如以上所述，可知根据图1所示的降压型DC/DC变换器，通过利用控制电路CC控制高压侧MOS晶体管QH的导通/截止动作以及低压侧MOS晶体管QL的导通/截止动作，能够输出比输入电压Vin低的输出电压Vout。
[0081 ] 图2是示出高压侧MOS晶体管QH和低压侧MOS晶体管QL的时序图的图。在图2中，导通期间Ton表示高压侧MOS晶体管QH导通的时间，截止期间Ttw表示高压侧MOS晶体管QH截止的时间。此时，如图2所示，可知在高压侧MOS晶体管QH导通的情况下，低压侧MOS晶体管QL截止，在高压侧MOS晶体管QH截止的情况下，低压侧MOS晶体管QL导通。因此，也能够看作导通期间Ton表示低压侧MOS晶体管QL截止的时间，截止期间表示低压侧MOS晶体管QL导通的时间。
[0082]此处，如上述的式(4)所示，在使输出电压Vout相对于输入电压Vin降到足够低的情况下，导通期间Ton变短。换言之，在使输出电压Vout相对于输入电压Vin降到足够低的情况下，需要延长截止期间Τ_。因此，当考虑使输出电压Vout相对于输入电压Vin降到足够低时，需要利用控制电路CC以使高压侧MOS晶体管QH截止的截止期间Ti3ff延长的方式进行控制。换言之，使高压侧MOS晶体管QH截止的截止期间Ti3ff延长就意味着低压侧MOS晶体管QL的导通期间延长。因此，特别是在使输出电压Vout降到足够低的情况下，低压侧MOS晶体管QL的导通期间延长，由此可知，当考虑提高DC/DC变换器的效率的观点时，需要将低压侧MOS晶体管QL的导通电阻减到足够小。
[0083]<平面尺寸的概略关系>
[0084]通常，在DC/DC变换器中采用分别具有形成有高压侧MOS晶体管QH的半导体芯片、形成有低压侧MOS晶体管QL的半导体芯片、形成有控制电路CC的半导体芯片的结构。
[0085]此处，如上所述，在低压侧MOS晶体管QL中需要考虑充分降低导通电阻，其结果为，通常，针对构成DC/DC变换器的各个半导体芯片的平面尺寸(外形尺寸)成立有如下所不的关系。
[0086]S卩，通常，在DC/DC变换器中，形成有低压侧MOS晶体管QL半导体芯片的平面尺寸大于形成有高压侧MOS晶体管QH的半导体芯片的平面尺寸。这是因为，通过增大半导体芯片的平面尺寸，能够增加低压侧MOS晶体管QL中的单位晶体管的并联数量，由此，能够充分地减小低压侧MOS晶体管QL的导通电阻。
[0087]如这样地，特别是，在使输出电压Vout降到与输入电压Vin相比足够低的DC/DC变换器中，形成有低压侧MOS晶体管QL的半导体芯片的平面尺寸大于形成有高压侧MOS晶体管QH的半导体芯片的平面尺寸。另一方面，形成有控制电路CC的半导体芯片不会像形成有高压侧MOS晶体管QH的半导体芯片和形成有低压侧MOS晶体管QL的半导体芯片那样流过很大的电流。即，构成控制电路CC的集成电路控制高压侧MOS晶体管QH的导通/截止动作以及低压侧MOS晶体管QL的导通/截止动作。因此，形成有控制电路CC的半导体芯片的平面尺寸小于形成有高压侧MOS晶体管QH的半导体芯片的平面尺寸和形成有低压侧MOS晶体管QL