超高性能内插器的制造方法
【专利说明】
【背景技术】
[0001]诸如内插器的互连基板或部件出于各种目的用于电子组件中，诸如方便实现具有不同连接配置的部件之间的连接或在微电子组件中的各部件之间提供所需的间隔等等。内插器可包括呈材料片或材料层形式的半导体层，诸如硅层等，该半导体层具有导电元件，诸如在延伸穿过半导体材料层的开口内延伸的导电通孔。导电通孔可用于将信号通过内插器传输。在一些内插器中，通孔的端部可以暴露在外并且可用作接触焊盘，用于将内插器连接至其他微电子部件。在其他例子中，可在内插器的一个或多个侧面上形成一个或多个重新分布层，并且这些重新分布层与通孔的一个或两个端部连接。重新分布层可包括在一个或多个电介质片或电介质层之上或之中延伸的许多导电迹线。迹线可设置在遍及单个电介质层、且由层内的部分电介质材料隔开的一个层级中或多个层级中。通孔也可包括在重新分布层中，以便将重新分布层的不同层级中的迹线互连。
[0002]此类内插器I的一个例子如图A所示，图A示出了延伸通过基板2的通孔3。基板2的半导体材料可借由位于基板2和通孔3之间的阻挡层4与通孔3绝缘。重新分布层5被示为具有穿过其间的路由电路6。即使存在阻挡层4，但由于通孔3中会因半导体层2的电容特性而形成阻抗，例如尤其是在通孔3的区域之间形成阻抗，因此基板2采用半导体材料的结构会表现出通过通孔3的插入损耗水平存在问题。这种现象表示在图B中，图B的示例性电路图示出了基板2的半导体材料的电容和电阻的效应，该效应在区域7造成了信号通孔3内的阻抗。因此，在包括此类内插器的系统中，特别是在高频信号通过此类内插器传输的系统中，由上述阻抗产生的插入损耗会削弱此类内插器的性能或可靠性。
[0003]—些内插器用作微电子组件中的部件。微电子组件通常包括一个或多个封装的微电子元件，诸如安装在基板上的一个或多个半导体芯片。内插器的导电元件可包括可用于与呈印刷电路板(“PCB”)或诸如此类形式的较大基板或电路面板形成电连接的导电迹线和端子。这种布置有利于为了获得器件的期望功能性而需要的电连接。芯片可电连接到迹线并因此连接到端子，使得可以通过将电路面板的端子结合到内插器上的接触焊盘而将封装件安装到较大电路面板。例如，在微电子封装中使用的一些内插器具有端子，所述端子呈延伸穿过电介质层的销或柱的暴露末端的形式。在其他应用中，内插器的端子可以是形成于重新分布层上的暴露的焊盘或部分迹线。
【发明内容】
[0004]本公开的一方面涉及用于微电子组件中的互连部件，该互连部件包括:半导体材料层，该半导体材料层具有第一表面，以及与第一表面相对并且在第一方向上间隔开半导体材料层的厚度的第二表面。至少两个金属化通孔各自延伸穿过半导体材料层，并且具有位于第一表面的第一端部和位于第二表面的第二端部。至少两个金属化通孔中的第一对在正交于第一方向的第二方向上彼此间隔开。半导体层中的第一绝缘通孔从第一表面朝第二表面延伸。该绝缘通孔被定位成使得该绝缘通孔的几何中心处于两个平面之间，这两个平面正交于第二方向，并且通过至少两个金属化通孔中的第一对中的每一个。电介质材料至少部分地填充第一绝缘通孔，或者至少部分地封闭绝缘通孔中的空隙。
[0005]在一个例子中，绝缘通孔的内部体积的所有部分的导电率均不大于半导体材料层的导电率。在另一个例子中，内部体积的至少一部分可为真空空隙或充气空隙。内部体积的至少一部分可由介电常数小于2.0的电介质材料占据。
[0006]绝缘通孔可被定位成使得穿过第一对金属化通孔中的每一个的理论线会经过第一绝缘开口的几何中心。除此之外或作为另外一种选择，开口在垂直于第二方向的方向上可具有一长度。该长度可大于至少两个金属化通孔中的第一对之间的距离。
[0007]在一个例子中，绝缘通孔可至少部分地围绕至少两个金属化通孔中的第一对中的一个通孔。绝缘通孔可以例如连续地围绕至少一个金属化通孔的至少一部分。在另一个例子中，绝缘通孔可以是半导体材料层中预定区域内的多个绝缘通孔中的一个，该绝缘通孔被布置成至少部分围绕至少一个金属化通孔。在这种例子中，预定区域内的绝缘通孔可以是圆柱形的，并且可以被排布成至少一行，该行大体在垂直于第二方向和第一方向的第三方向上延伸。
[0008]在一个例子中，绝缘通孔可延伸穿过半导体材料层的整个厚度。在同一个例子或另一个例子中，至少两个金属化通孔中的第二对可在正交于第一方向的第三方向上彼此间隔开。在这种例子中，互连部件还可包括半导体层中的第二绝缘通孔，该第二绝缘通孔被定位成使得该绝缘通孔的几何中心处于两个平面之间，这两个平面正交于第三方向，并且通过至少两个金属化通孔中的第二对中的每一个。第一对金属化通孔中的一个通孔可以包括在第二对金属化通孔中。第一绝缘通孔可以在平行于第一表面的截面中定义第一区域，第二绝缘通孔可以在平行于第一表面的截面中定义第二区域，第一区域可以比第二区域大。此外，第一绝缘通孔和第二绝缘通孔可具有不同的高度。
[0009]本公开的另一个方面可涉及微电子互连部件，该微电子互连部件包括电介质材料层，该电介质材料层包括第一表面和基本上平行于第一表面并且在第一方向上与第一表面间隔开的第二表面。该电介质材料层具有体介电常数。至少两个金属化通孔各自延伸穿过半导体材料层，并且具有位于第一表面的第一端部和位于第二表面的第二端部。至少两个金属化通孔中的第一对在正交于第一方向的第二方向上彼此间隔开一定距离。半导体层中的第一绝缘通孔从第一表面朝第二表面延伸，并且限定了内部体积。该绝缘通孔被定位成使得该绝缘通孔的几何中心处于两个平面之间，这两个平面正交于第二方向，并且通过至少两个金属化通孔中的第一对中的每一个。内部体积的介电常数小于体介电常数。在一个例子中，内部体积的所有部分的导电率均不大于半导体材料层的导电率。
[0010]本公开的另一个方面涉及制备微电子互连部件的方法。该方法包括选择性地蚀刻具有厚度的支撑材料层，以便同时形成在第一方向上彼此间隔开的多个第一通孔开口，并且在半导体层中形成至少一个第二通孔开口。至少一个第二通孔开口在第一表面上具有入口，并且在第一方向上朝第二表面延伸。第二通孔开口限定了内部体积，并且被定位于两个平面之间，这两个平面正交于第一方向，并且通过第一通孔开口中的一对相邻开口中的每一个。该方法还包括在多个第一通孔开口内形成导电通孔，并且在至少第二通孔开口的入口内提供电介质材料，以便封闭该开口。
[0011]该方法还可包括先使用高压TEOS塞塞住第二通孔开口，再进行填充第一通孔开口的步骤。高压TEOS塞可以在将保形钝化涂层涂覆至支撑材料层的过程中形成。
[0012]除此之外或作为另外一种选择，该方法还可包括在支撑材料层的第一表面和第二表面中的至少一个上形成重新分布层。该重新分布层可包括与填充的通孔电连通的导电零件。
【附图说明】
[0013]图A示出了现有技术内插器的示意性立面图；
[0014]图B示出了图A的内插器的电路原理图；
[0015]图1示出了根据本公开的一方面的内插器的示意性立面图；
[0016]图2示出了根据本公开的另一个方面的内插器的示意性立面图；
[0017]图3A至图3D示出了根据本公开的各个方面的内插器中开口的尺寸和位置的变型形式；
[0018]图4示出了根据本公开的一方面的内插器的示意性立面图；
[0019]图5示出了根据本公开的一方面的内插器的示意性立面图；
[0020]图6示出了根据本公开的一方面的内插器的示意性立面图；
[0021 ]图7示出了根据本公开的一方面的内插器的示意性立面图；
[0022]图8示出了根据本公开的一方面的内插器的示意性立面图；
[0023]图9示出了根据图8的内插器的示意性立面图，该内插器中具有额外的结构；
[0024]图10示出了根据图9的内插器的示意性立面图，该