47] -种减少螺旋位错密度的技术包括Ξ维生长缓冲层6。在此方案中,通过A1N成核 岛的聚结,初始成核层含有粗糖表面。通过引入高生长速率的脉冲流模式,表面形貌可W显 著改进。一个典型的方案包含在大约10-100托和600-1100C的溫度下生长A1N成核层,其中 平均V/III比率在10000的量级,其中可W的优选的溫度范围在800-900C。此外,通过用于促 进成核岛聚结的迁移增强的外延,通过脉冲流生长在约100托和1200C的溫度下W大约2000 的V/III比率添加 N曲。高生长速率的最后一步设及将被称为二维的生长技术,因为其得到 的是更平滑的二维连续半导体薄膜。N曲的脉冲只持续几秒。后接二维生长的Ξ维生长成核 层的过程可被重复若干次,W使螺旋位错的存在最小化。运样的生长过程得到本文中被称 为标称缓冲层的半导体A1N缓冲层6。标称缓冲层的位错密度降低一个数量级到一个半数量 级。
[0048] 相比而言,本文描述的缓冲层14的一个实施例可W提供应力减少W及螺旋位错密 度的减少的组合。例如,如图4B中所示,包含柱状结构的第一子层40的形成,可W使得第二 子层42的顶表面的曲率比第一子层40生长于其上的衬底12的顶表面的曲率小得多(例如, 至少小百分之五)。例如,异质结构11的第二子层42中呈现的靠下的弯曲可W产生的应力显 著小于异质结构2中所呈现的应力。在一个实施例中,异质结构11中呈现的应力比异质结构 2中呈现的小至少五个百分点(例如,在更特定的实施例中是十个百分点),如可W通过测量 衬底晶片的弯曲证实的。类似地,顶部ΠΙ族氮化物半导体层42的晶格常数更接近地匹配同 样成分的弛豫层的晶格常数,如从X射线衍射测量中明显可见的。在一个实施例中,异质结 构11中呈现的晶格失配比异质结构2中呈现的晶格失配小至少五个百分点(例如,在更特定 的实施例中是十个百分点)。类似地,异质结构11可W具有与异质结构2相比小至少五个百 分点(例如,在更特定的实施例中是十个百分点)的一个或多个额外的特性。运样的特性可 W包括例如有效双轴弹性模量、有效杨氏模量等等。
[0049] 第一子层40的Ξ维柱状结构可W使用任何解决方案形成。在一个实施例中,使用 W下过程在下面的层(例如,衬底12)上生长柱状结构:首先形成III族氮化物半导体岛,接 着在岛上外延生长柱状的杆状结构。对生长过程的进一步改变可W形成第二子层42,第二 子层42是至少部分连续的,并且与第一子层40中的至少一些柱状结构相连接。
[0050] 在一个实施例中,第一子层40的Ξ维柱状结构的高宽比可配置成减小螺旋位错的 数目而不显著牺牲Ξ维柱状结构的对齐排列。图5示出了根据一个实施例的例示性的柱状 结构46A-46E。起初,使用上述生长过程,可W在衬底12的表面上形成对应于每个柱状结构 46A-46E的岛。对应于柱状结构46A-4犯的岛的形成可W配置成在衬底12的表面附近获得的 柱状结构46A-4犯之间的间隔41A1-4中提供相对低的差异(例如,+/-100 %或更小)(例如, 4IA1-4IA2-4IA3-4IA4)。
[0051 ] 在柱状结构46A-46E在晶格失配的衬底12的表面上生长的期间,柱状结构46A-46E 可W具有不正交于衬底12的表面的倾斜角A。为此,至少一些柱状结构46A-46E可相对于衬 底12的表面的法线倾斜W及相对彼此倾斜。在此情况下,随着柱状结构46A-46E的生长持续 到长度41C2,间隔41A1-4中的差异增大并且两个或多个柱状结构(例如柱状结构46C、46D)可 W聚结。运样的高差异对随后生长至少部分连续的第二子层42可能是有害的。
[0052] 在一个实施例中,例如通过在柱状结构46A-4犯的聚结(例如,由于倾斜)之前中断 柱状结构46A-46E的生长可W避免运样的自然聚结,W防止在晶界区域形成大量位错。然 而,柱状结构46A-4犯的实施例可W具有高的特性长度41C与特性直径41B的比率。为此,可 基于柱状结构46A-4犯的倾斜角A来优化柱状结构46A-4犯的生长。应理解,给定的柱状结构 的倾斜角A可W在结构的生长期间变化。例如,如结合柱状结构46E所例示的,结构可W包括 一个或多个弯曲43。在此情况下,可W使用任何解决方案(例如柱状结构46E的平均倾斜)计 算出柱状结构46E的有效倾斜角A。
[0化3] 考虑柱状结构46C、46D,运两个柱状结构46C、4抓之间的距离41A3可W作为高度Η 的函数使用W下公式计算出:
[0化4]
[0055] 其中dcD是位于衬底12的表面上的柱状结构46C、4抓的岛之间的距离,且Ac、Ad分别 是柱状结构46C、4抓的倾斜角度(从表面的法线测量的)。一般而言,可W设想倾斜角度Ac、Ad 是大约相同的角度Θ。第一子层40(图4B)中的两个柱状结构之间的距离可W使用特性岛间 隔距离d计算,对于会聚的柱而言公式为:
[0化6] D 化)=d-2H/化 n(90-白),
[0057] W及对于发散的柱而言公式为:
[0化引 D 化)=d+2H/化 n(90-白)
[0059] 为此,在第一子层40中的给定高度Η的各个柱状结构46A-46E之间的间隔距离的差 异可W达到4H/tan(90-目),4HAan(90-目)对应于两个柱状结构46Α-4犯之间的最大的间隔 距离。
[0060] 在一个实施例中,柱状结构46A-4犯的生长使用要求生长在总长度41C(图2B)处停 止的优化参数,在该处柱状结构46A-4犯之间的间隔距离的差异不超过柱状结构46A-4犯的 原来的特性间隔数值d的百分之十,例如,4H/tan(9〇-0)<〇.ld。应理解,间隔距离的平均差 异更小。结果是,限制间隔距离的最大差异对应的是更加限制和保守的标准。在更特定的实 施例中,间隔距离的最大差异小于原来的特性间隔数值的百分之五。
[0061] 柱状结构46A-46E的总长度41C受给定的倾斜角Θ和岛间隔d的限制。例如,对于10 度的有效倾斜角W及柱状结构46A-46E之间的间隔距离不超过原来的间隔数值的百分之十 的要求,子层40中的柱状结构46A-4犯的总长度41C被限制为0.1Xtan(80°)/4,运是岛之间 的间隔距离d的百分之十四。对于1度的倾斜角,总长度41C可W更大,达到间隔距离的 143%。在一个实施例中,岛可W具有范围在10-500纳米的特性尺寸W及在2-100纳米之间 的特性间隔41A(图2A、2B)。对于lOOnm的间隔距离而言,1度的倾斜转换为14化m的总长度 41C,10度的倾斜转换为14nm的总长度41C。一般而言,柱状结构46A-4犯的倾斜取决于生长 条件,但通常不大于几度(例如,上至五度)。
[0062] 在一个实施例中,柱状结构46A-46E的生长使用要求生长持续到最小总长度41C的 优化参数。为此,最小总长度41C可W使用柱状结构46A-46E的特性直径41B (图2A)和减少位 错的要求来计算出。例如,在与A1N/蓝宝石晶格失配关联的典型的应力之下弯曲的位错可 W是几度。就e度的例示性的平均位错弯曲而言,柱状结构46A-4犯的高度与直径的比率应 该大约(并且保守地)等于tan(9〇-0)。使用更特定的示例,对于5度的位错弯曲,高度-直径 比率应该大约为12。对于具有20nm的特性直径41B的柱状结构46A-46E,柱状结构46A-46E的 总长度41C应该至少是几百纳米。
[0063] 图6A和6B示出了根据实施例的例示性的柱状结构46。图6A中示出的柱状结构46具 有比图6B中柱状结构46低的高度-直径比率。在两个情况下,与存在于柱状结构46相对端的 位错的数目相比,柱状结构46都使存在于至少部分连续的第二子层42中的位错(由黑线表 示)数目显著减少。如图6A中的柱状结构46所例示的,柱状结构46的高度-直径比率可W选 择为使得一些位错仍存在于第二子层42中。可替代地,如图6B中的柱状结构46所例示的,柱 状结构46的高度-直径比率可W致使基本上所有位错在第二子层42之前转向。在一个实施 例中,柱状结构46配置成将螺旋位错密度至少减少至1/10。
[0064] 在一个实施例中,复合半导体层的一个或多个额外的子层配置成促进螺旋位错的 弯曲。例如,图7示出了根据一个实施例的例示性的复合半导体层14(例如,缓冲层)。如所例 示的,第一子层40可W包括柱状结构46,其显著地减小从下面的层12(例如,衬底)扩展通过 复合半导体层14的螺旋位错(黑线)的数目。存在于复合半导体层14的至少部分连续的第二 子层42中的一些螺旋位错也将被充分弯曲W终结于第二子层42中存在的边缘。此外,第Ξ 子层44可W配置成将连续通过第二子层42的位错弯曲。例如,第Ξ子层44可W包含超晶格, 该超晶格包括被配置成引起足够的应力来引起位错弯曲的多个交替的拉伸层和压缩层。在 一个例示性的实施例中,超晶格包括A1N层,且与AlxGai-xN层交替,使得0.1 <x<0.8,且层厚 度小于lOOnm。在另一个例示性的实施例中,超晶格包括AluGai-uN的拉伸层和AltGai-tN的压 缩层,所述AluGai-uN的拉伸层和AltGai-tN的压缩层外延生长使得拉伸层与压缩层具有至少 0.1 %的晶格失配,每个层具有5-5000nm之间的厚度,并且0.3<u<l,0.1<t<l。
[0065] 尽管复合半导体层的例示性的方面主要结合生长在衬底12上的缓冲层14来示出 和描述,但应理解,本文描述的异质结构可W包括位于异质结构的任何部分中的任意数目 的一个或多个复合半导体层(其中的一个可W是或者不是缓冲层14)