一种提高视频图形阵列面积利用率的装置的制造方法_2

文档序号:9890995阅读:来源:国知局
的几何尺寸而且结构比较简单,全醒0S管的设 计,可W使NM0S管摆放更紧促,从而使VGA忍片的面积利用率得到很大的提升。
[0031] 具体地,请参见图3,其为本发明提供的一种提高视频图形阵列面积利用率的装置 的电路示意图。
[0032] 第一级N型金属-氧化物-半导体单元,包括第一 NM0S子单元21和第二NM0S子单元 22;第二级N型金属-氧化物-半导体单元,包括第Ξ醒0S子单元23和第四醒0S子单元24;第 Ξ级N型金属-氧化物-半导体单元,包括第五醒0S子单元25和第六醒0S子单元26;第四级N 型金属-氧化物-半导体单元,包括第屯NM0S子单元37。
[0033] 第一 NM0S子单元21和第二NM0S子单元22用于作为负载电阻,其中第一 NM0S子单元 21和第二NMOS子单元22的漏极分别和电源电压Vcc连接,栅极分别和第一输入电压VI连接; 因为NM0S导通后有导通电阻存在,所W可W作为负载电阻。
[0034] 第^NMOS子单元23和第四NM0S子单元24用于接收差分电压,并向第五NM0S子单元 25和第六NM0S子单元26输出差分信号,其中第^NMOS子单元23的漏极和第一NM0S子单元21 的源极连接,栅极和差分电压的正电压Vin+连接;第四NM0S子单元24的漏极和第二醒0S子 单元22的源极连接,栅极和差分电压的负电压Vin-连接。
[00巧]第五醒0S子单元25和第六醒0S子单元26的漏极分别连接第Ξ醒0S子单元23和第 四醒0S子单元24的源极,用于接收第Ξ醒0S子单元23和第四醒0S子单元24输出的差分信 号。第五醒0S子单元25和第六NM0S子单元26的栅极均连接到控制电压Voon。第五醒0S子单 元25和第六NM0S子单元26的的源极连接到第屯NM0S子单元27,用于向第屯NM0S子单元27提 供控制信号。
[0036] 第屯NM0S子单元27用于提供工作电流,第屯NM0S子单元27的漏极分别和第五NM0S 子单元25和第六醒0S子单元26的源极连接,,第屯醒0S子单元27的栅极和第二输入电压V0 连接。第屯NM0S子单元27利用第五醒0S子单元25和第六醒0S子单元26的源极电压汇聚成控 制信号,并通过第二输入电压V0进行控制,并在其源极形成工作电流,且其源极接地。
[0037] 图3所示的提高视频图形阵列面积利用率的装置的电路,其可达到高增益控制的 原理如下:
[0038] 将(4)式代入(3)式中得:
[0039] 又因为 id = iss/2 (6)
[0040] 将(6)式代入(5)式中可W得到:
[0041 ]
巧.
[0042] 其中,Rd为第一醒0S子单元21和第二NM0S子单元22的负载电阻,iss为第屯NM0S子 单元27源极的工作电流,μη和Cox均为元器件常数,gm为电路增益。
[0043] 由(7)式知,改变NM0S(N型金属-氧化物-半导体)的宽长比,iss和Rd,都可改变增 益 ΓΤΠ· 〇
[0044] 此外,现有技术中采用带电阻的设计,必须给电阻和醒0S管各加一个隔离环,用于 隔离不同信号。
[0045] 如图2和图3所示的电路示意图,采用了全醒0S管,因此只需提供一整个隔离环, 从而降低了工艺复杂度,抗干扰能力得到增强,同时也很容易达到匹配,使寄生效应最小。
[0046] 现有技术的VGA和吉尔伯特单元的设计,由于采用了负载电阻,使版图的面积利用 率很小。本发明中采用NM0S代替负载电阻,大大提升了布局的面积利用率,提升了掩膜版的 设计,节约了忍片的制造成本,同时也使版图的寄生效应减小了,提升了版图的性能。
[0047] 最后应说明的是:W上实施例仅用W说明本申请的技术方案,而非对其限制;尽管 参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可 W对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换; 而运些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
【主权项】
1. 一种提高视频图形阵列面积利用率的装置,其特征在于,所述装置的电路至少包括 四级N型金属-氧化物-半导体单元,其中, 第一级N型金属-氧化物-半导体单元的控制端和第一输入电压连接,输入端和电源电 压连接,用于作为负载电阻; 第二级N型金属-氧化物-半导体单元的控制端连接一差分电压,输入端和所述第一级N 型金属-氧化物-半导体单元的输出端连接,用于输出差分信号; 第三级N型金属-氧化物-半导体单元的控制端和控制电压连接,输入端和所述第二级N 型金属-氧化物-半导体单元的输出端连接,用于输出控制信号; 第四级N型金属-氧化物-半导体单元的控制端和第二输入电压连接,输入端和所述第 三级N型金属-氧化物-半导体单元的输出端连接,输出端接地。2. 如权利要求1所述的提高视频图形阵列面积利用率的装置,其特征在于,所述第一级 N型金属-氧化物-半导体单元包括第一 N型金属-氧化物-半导体子单元和第二N型金属-氧 化物-半导体子单元; 所述第一 N型金属-氧化物-半导体子单元和第二N型金属-氧化物-半导体子单元的漏 极均和电源电压连接,栅极均和第一输入电压连接。3. 如权利要求2所述的提高视频图形阵列面积利用率的装置,其特征在于,所述第一 N 型金属-氧化物-半导体子单元和第二N型金属-氧化物-半导体子单元导通后的导通电阻作 为负载电阻。4. 如权利要求3所述的提高视频图形阵列面积利用率的装置,其特征在于,所述第二级 N型金属-氧化物-半导体单元包括第三N型金属-氧化物-半导体子单元和第四N型金属-氧 化物-半导体子单元; 所述第三N型金属-氧化物-半导体子单元的漏极和第一 N型金属-氧化物-半导体子单 元的源极连接,第四N型金属-氧化物-半导体子单元的漏极和第二N型金属-氧化物-半导体 子单元的源极连接,所述第三N型金属-氧化物-半导体子单元和所述第四N型金属-氧化物-半导体子单元的栅极连接所述差分。5. 如权利要求4所述的提高视频图形阵列面积利用率的装置,其特征在于,所述第三N 型金属-氧化物-半导体子单元接收第一N型金属-氧化物-半导体子单元的传输信号,第四N 型金属-氧化物-半导体子单元接收第二N型金属-氧化物-半导体子单元的的传输信号; 第三N型金属-氧化物-半导体子单元和第四N型金属-氧化物-半导体子单元对输入的 传输信号进行差分传输形成差分信号。6. 如权利要求5所述的提高视频图形阵列面积利用率的装置,其特征在于,所述第三级 N型金属-氧化物-半导体单元包括第五N型金属-氧化物-半导体子单元和第六N型金属-氧 化物-半导体子单元; 所述第五N型金属-氧化物-半导体子单元的漏极和第三N型金属-氧化物-半导体子单 元的源极连接,栅极和控制电压连接;第六N型金属-氧化物-半导体子单元的漏极和第四N 型金属-氧化物-半导体子单元连接,栅极和控制电压连接。7. 如权利要求6所述的提高视频图形阵列面积利用率的装置,其特征在于,所述第五N 型金属-氧化物-半导体子单元和第六N型金属-氧化物-半导体子单元接收第三级N型金属-氧化物-半导体单元和第四级N型金属-氧化物-半导体单元传输的差分信号,并对差分信号 进行电压控制。8. 如权利要求7所述的提高视频图形阵列面积利用率的装置,其特征在于,所述第四级 N型金属-氧化物-半导体单元,包括第七N型金属-氧化物-半导体子单元; 所述第七N型金属-氧化物-半导体子单元的漏极分别和第五N型金属-氧化物-半导体 子单元和第六N型金属-氧化物-半导体子单元的源极连接,栅极和第二输入电压连接,源极 接地。9. 如权利要求8所述的提高视频图形阵列面积利用率的装置,其特征在于,通过改变第 二输入电压调节所述第七N型金属-氧化物-半导体单元提供的工作电流。10. 如权利要求1~9中任一项所述的提高视频图形阵列面积利用率的装置,其特征在 于,所述装置的电路中还包括:隔离所述四级N型金属-氧化物-半导体单元的隔离环。
【专利摘要】本发明提出一种提高视频图形阵列面积利用率的装置,所述装置包括四级NMOS,其中第一级NMOS的控制端和第一输入电压连接,输入端和电源电压连接,用于作为负载电阻;第二级NMOS的控制端分别和正电压和负电压连接,输入端和所述第一级NMOS的输出端连接,用于输出差分信号;第三级NMOS的控制端和控制电压连接,输入端和所述第二级NMOS的输出端连接,用于输出控制信号;第四级NMOS的控制端和第二输入电压连接,输入端和所述第三级NMOS的输出端连接,输出端接地。本发明能够提高VGA电路的视频图形阵列面积利用率。
【IPC分类】H03G3/30
【公开号】CN105656444
【申请号】
【发明人】卢微鸽
【申请人】上海斐讯数据通信技术有限公司
【公开日】2016年6月8日
【申请日】2015年12月3日
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1