一种刻蚀用掩膜组及应用其的衬底刻蚀方法
【技术领域】
[0001]本发明涉及微电子技术领域，特别涉及一种刻蚀用掩膜组及应用其的衬底刻蚀方法。
【背景技术】
[0002]PSS (Patterned Sapp Substrates，图形化蓝宝石衬底)技术是目前普遍采用的一种提高GaN(氮化镓)基LED器件的出光效率的方法。在进行PSS工艺的过程中，其通常在衬底上生长干法刻蚀用掩膜，并采用光刻工艺将掩膜刻出图形；然后采用ICP技术刻蚀衬底表面，以形成需要的图形，再去除掩膜，并采用外延工艺在刻蚀后的衬底表面上生长GaN薄膜。目前，由于采用ICP技术刻蚀衬底表面所获得的图形形貌可以影响LED器件的出光效果，尤其是侧壁平直的圆锥状图形形貌可以显著提高出光效率，因而该形貌受到了越来越多的厂家的欢迎，成为了目前较为流行的一种工艺指标。
[0003]目前，普遍采用的掩膜结构如图1所示，掩膜仅由光刻胶一种材料制作，且用标准光刻工艺制作形成截面为矩形的圆台。在采用电感親合等离子体(Inductively CoupledPlasma,以下简称ICP)设备对基片表面进行刻蚀时，通常采用BCl3 (氯化硼)作为刻蚀气体，且PSS刻蚀工艺包括两个步骤，即:主刻蚀步骤和过刻蚀步骤。其中，主刻蚀步骤用于控制工艺的刻蚀速率和刻蚀选择比，以获得所需的侧壁高度和底边宽度。
[0004]采用上述工艺获得的基片形貌如图2所示，由图可知，采用上述基片刻蚀方法获得的基片侧壁(直边三角形的斜边)较圆滑，不够平整。虽然可以采用延长过刻蚀步骤的工艺时间来增加对基片形貌的修饰力度，以获得直边三角形的刻蚀形貌，但是，这不仅会使侧壁高度(即，刻蚀高度)和底边宽度减小，而且还会降低工艺效率，导致产能下降。
[0005]为此，人们采用了另一种ICP等离子体方法刻蚀衬底，其包括主刻蚀步骤和过刻蚀步骤。其中，主刻蚀步骤，用于刻蚀衬底的表面直至达到目标刻蚀深度；过刻蚀步骤，用于修饰所述衬底的图形形貌。然而，由于光刻胶掩膜的耐刻蚀性较差，其横向收缩速度过快，导致在侧壁出现拐点之后，侧壁位于该拐点上方的部分的倾斜角度很小，即，衬底侧壁上的拐角过大，从而造成过刻蚀步骤无法将侧壁修饰平直，最终获得的图形形貌表现为侧壁形成被修饰不足的圆弧形。
【发明内容】
[0006]本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种刻蚀用掩膜组及应用其的衬底刻蚀方法，其不仅可以提高刻蚀选择比，从而可以获得具有更高刻蚀高度的衬底图形，而且还可以提高刻蚀速率，从而可以提高PSS产能。
[0007]为实现本发明的目的而提供一种刻蚀用掩膜组，其通过采用至少两次光刻工艺在衬底的表面上形成所需的图形，以控制衬底刻蚀后获得的图形的刻蚀倾角，其包括相互叠置的第一掩膜层和第二掩膜层，其中，所述第一掩膜层采用光刻胶材料制作；所述第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作。
[0008]优选的，所述第一掩膜层和第二掩膜层各为一层，所述第二掩膜层设置在所述衬底的表面上；所述第一掩膜层设置在所述第二掩膜层上。
[0009]优选的，所述第一掩膜层和第二掩膜层各为一层，所述第一掩膜层设置在所述衬底的表面上；所述第二掩膜层设置在所述第一掩膜层上。
[0010]优选的，所述第二掩膜层为两层，所述第一掩膜层为一层，在所述第二掩膜层中，其中一层第二掩膜层设置在所述衬底的表面上，且所述第一掩膜层设置在该层第二掩膜层上；其中另一层第二掩膜层设置在所述第一掩膜层上。
[0011]优选的，所述第一掩膜层为两层，所述第二掩膜层为一层，在所述第一掩膜层中，其中一层第一掩膜层设置在所述衬底的表面上，且所述第二掩膜层设置在该层第一掩膜层上；其中另一层第一掩膜层设置在所述第二掩膜层上。
[0012]优选的，所述第二掩膜层的厚度与刻蚀后获得的所述衬底的刻蚀倾角为正相关的对应关系。
[0013]优选的，所述可提高相对于衬底的刻蚀选择比的材料包括铝、镍或者二氧化硅。
[0014]作为另一个技术方案，本发明还提供一种衬底刻蚀方法，其包括以下步骤:
[0015]掩膜制作步骤，采用至少两次光刻工艺在衬底的表面上制作采用了本发明提供的上述刻蚀用掩膜组；
[0016]主刻蚀步骤，用于刻蚀所述衬底直至达到目标刻蚀深度；
[0017]过刻蚀步骤，用于修饰所述衬底的图形形貌。
[0018]优选的，所述主刻蚀步骤进一步包括以下两个分步骤:
[0019]第一分步骤，通过采用低下功率来提高刻蚀选择比，同时起到修饰所述衬底的图形形貌的作用；
[0020]第二分步骤，通过采用高下功率来提高刻蚀速率。
[0021]优选的，在所述第一分步骤中，所述下功率的取值范围在150?500W ;在所述第二分步骤中，所述下功率的取值范围在500?700W。
[0022]本发明具有以下有益效果:
[0023]本发明提供的衬底刻蚀方法，其采用至少两次光刻工艺在衬底的表面上制作刻蚀用掩膜组，，以控制衬底刻蚀后获得的图形的刻蚀倾角。该刻蚀用掩膜组包括相互叠置的第一掩膜层和第二掩膜层，其中，第一掩膜层采用光刻胶材料制作；第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作。由于第二掩膜层采用可提高相对于衬底的刻蚀选择比的材料制作，其相对于光刻胶掩膜在同样厚度的条件下，可以提高刻蚀选择比，从而可以获得具有更高刻蚀高度的衬底图形，同时还可以扩大工艺窗口，以允许选择提高刻蚀速率的工艺参数，进而可以提高工艺效率，提高PSS产能。
[0024]本发明提供的衬底刻蚀方法，其通过采用本发明提供的上述刻蚀用掩膜组，不仅可以提高刻蚀选择比，从而可以获得具有更高刻蚀高度的衬底图形，而且还可以提高刻蚀速率，从而可以提高PSS产能。
【附图说明】
[0025]图1为现有的一种掩膜的截面示意图；
[0026]图2为采用图1中的掩膜刻蚀衬底获得的图形形貌的电镜扫描图；
[0027]图3A为本发明实施例提供的刻蚀用掩膜组的截面示意图；
[0028]图3B为采用图3A中的刻蚀用掩膜组刻蚀衬底获得的图形形貌的演变过程图；
[0029]图4A为本发明实施例的一个变型实施例提供的刻蚀用掩膜组的截面示意图；
[0030]图4B为本发明实施例的另一个变型实施例提供的刻蚀用掩膜组的截面示意图；
[0031]图4C为本发明实施例的又一个变型实施例提供的刻蚀用掩膜组的截面示意图；以及
[0032]图5为本发明实施例提供的衬底刻蚀方法的流程框图。
【具体实施方式】
[0033]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的刻蚀用掩膜组及应用其的衬底刻蚀方法行详细描述。
[0034]图3A为本发明实施例提供的刻蚀用掩膜组的截面示意图。请参阅图3A，刻蚀用掩膜组通过采用两次光刻工艺在衬底10的表面上制作形成所需的图形。该刻蚀用掩膜组包括相互叠置的第一掩膜层12和第二掩膜层11，二者各为一层，且第二掩膜层12设置在衬底10的表面上；第一掩膜层11设置在第二掩膜层12上。其中，第一掩膜层11采用光刻胶材料制作；第二掩膜层12采用可提高相对于衬底的刻蚀选择比的材料制作，例如铝、镍或者二氧化硅等。
[0035]在半导体ICP刻蚀领域，有硬掩膜和软掩膜两大类掩膜。其中，软掩膜是指采用耐刻蚀性能较差的材料制作的掩膜，光刻胶(PR)属于软掩膜，其相对于衬底10的刻蚀选择比较低。硬掩膜是指采用耐刻蚀性能较好的材料制作的掩膜，其相对于衬底10的刻蚀选择比较高。在这种情况下，若仅采用光刻胶掩膜刻蚀衬底，则会因光刻胶掩膜的横向收缩过快而导致衬底侧壁上的拐角过大，从而造成过刻蚀步骤无法将侧壁修饰平直，最终获得的图形形貌表现为侧壁形成被修饰不足的圆弧形。
[0036]为此，本发明实施例通过在第一掩膜层11 (光刻胶掩膜)上设置一层采用可提高相对于衬底的刻蚀选择比的材料(硬掩膜材料)制作的第二掩膜层12，可以提高刻蚀选择比，从而可以获得具有更高刻蚀高度的衬底图形，同时还具有更大的工艺窗口，从而能够允许选择提高刻蚀速率的工艺参数，进而可以提高工艺效率，提高PSS产能。
[0037]此外，该第二掩膜层12的厚度与刻蚀后获得的衬底10的刻蚀倾角为正相关的对应关系，即，第二掩膜层12的厚度越大，则刻蚀后获得的衬底10的刻蚀倾角越大；反之，第二掩膜层12的厚度越小，则刻蚀后获得的衬底10的刻蚀倾角越小。因此，通过设计合适的第二掩膜层12的厚度，最终可以获得具有理想的刻蚀倾角的衬底图形，从而实现了对PSS角度的控制。
[0038]容易理解，上述刻蚀用掩膜组是通过两次掩膜制作工艺(光刻工艺)而获得的，且形成所需的图形。然后，开始对衬底进行刻蚀工艺，以将掩膜的图形复制到衬底上。具体来说，图3B为采用图3A中的刻蚀用掩膜组刻蚀衬底获得的图形形貌的演变过程图。请参阅图3B，在开始刻蚀之前，在衬底10的表面上由下而上依次设置有具有所需图形的第二掩膜层12和第一掩膜层11，且第二掩膜层12的截面为矩形，第一掩膜层11的截面为正梯形，如图3B中的A图所示。在刻蚀初期，第一掩膜层11首先被消耗，同时衬底10被刻蚀。随着刻蚀深度的增加，第二掩膜层12开始被刻蚀，如图3B中的B图所示，