频率解交错与时间解交错电路与方法以及数字电视的接收电路的利记博彩app【
技术领域：
】[0001]本发明是关于频率解交错与时间解交错电路与方法以及数字电视的接收电路，尤其是关于同时支持多种数字视频标准的频率解交错与时间解交错电路与方法以及数字电视的接收电路。【
背景技术：
】[0002]现今的数字电视有多种标准，诸如DVB-T(DigitalVideoBroadcasting-Terrestrial，地面数字视频广播）、DVB_C2(DigitalVideoBroadcasting_Cable2，第二代有线数字视频广播）、DVB_T2(DigitalVideoBroadcasting_Terrestrial2,第二代地面数字视频广播）、DTMB(DigitalTerrestrialMultimediaBroadcast，数字地面多媒体广播）以及ISDB-T(IntegratedServicesDigitalBroadcasting-Terrestrial,地面综合服务数字广播）等等，各个标准有各自盛行的地区。上述的标准中，DVB-C2、DVB-T2、DTMB以及ISDB-T利用频率交错与解交错运算（frequencyinterleavingandde-interleaving)以及时间交错与解交错运算(timeinterleavingandde-interleaving)来尽可能降低传输过程中各种干扰对传输数据的影响。请参阅图1，其是已知数字电视频信号接收端的功能方块图。数字电视的信号接收端1〇〇主要包含前端电路110、频率解交错电路120、时间解交错电路130、去映射(de-mapping)电路140以及解码电路150等元件。输入信号通常是调制过后的信号，例如是基于正交分频多工（orthogonalfrequencydivisionmultiplexing,0FDM)的正交振幅调制（quadratureamplitudemodulation,QAM)信号。前端电路110对输入信号进行快速傅立叶转换（FastFourierTransform,FFT)、通道估测（channelestimation)、均衡(equalizing)及信噪比（signaltonoiseratio,SNR)估测等处理后，输出的交错信号包含两个正交的分量（I、Q)及信噪比（signaltonoiseratio,SNR)或是通道状态讯息(channelstateinformation,CSI)等资讯。之后经由频率解交错电路120及时间解交错电路130的解交错运算后，使该些资讯以正确的顺序重新排列，再经过去映射电路140的运算后还原成位元资讯，最后经由解码电路150的运算（例如低密度奇偶检查（Low-densityparity-check,LDPC)或维特比（Viterbi)解码运算）后得到传输数据。请注意，上述的DVB-T2标准还包含单兀交错与解交错运算（cellinterleavingandde-interleaving),所以当信号接收端l〇〇应用于DVB-T2时，另外包含单元解交错电路。[0003]时间交错与解交错运算主要包含回旋（convolutional)及行列（row-column)两种运算概念，上述的ISDB-T标准及DTMB标准利用回旋的运算概念，而DVB-T2标准及DVB-C2标准利用行列的运算概念；另一方面，频率交错与解交错运算同样也包含两种主要的运算概念，分别是查表（loopuptable)与置换（permutation)，上述的ISDB-T标准利用查表的运算概念，而DTMB、DVB-T2及DVB-C2等标准利用置换的运算概念。无论是频率解交错运算或是时间解交错运算，基本上都需要一个存储器（例如静态随机存取存储器或先进先出存储器）来暂存资讯，藉由将资讯依照特定的规则写入及读出存储器，以还原该资讯的顺序。然而，即使是利用相同的运算概念，实作上仍有些细节的变化。例如虽然DVB-T2标准及DVB-C2标准在时间交错与解交错运算上皆使用行列的运算概念，但事实上DVB-C2为一种扭转（twisted)式的行列运算概念。综上所述，各种标准的信号接收端100皆需要存储器来完成频率及时间解交错运算，即使信号接收端100可以支持多种标准，但若每种标准使用一套独立的频率解交错运算与时间解交错运算的电路，将造成存储器的浪费。【
发明内容】[0004]鉴于先前技术的不足，本发明的一个目的在于提供一种频率解交错与时间解交错电路与方法以及数字电视的接收电路，以同时支持多种数字视频标准，并节省存储器的使用。[0005]本发明揭示了一种频率解交错与时间解交错电路，利用一第一存储器及一第二存储器对一交错信号进行频率解交错运算及时间解交错运算，适用于多种数字视频标准，包含：一频率解交错控制模块，用来依据一设定值产生一第一存取指标；一时间解交错控制模块，用来依据该设定值产生一第二存取指标；一第一地址产生单元，用来依据该第一存取指标产生一第一存取地址；以及一第二地址产生单元，用来依据该第二存取指标产生一第二存取地址；其中该设定值对应该交错信号的数字视频标准；其中该第一存储器依据该第一存取地址存取该频率解交错运算的暂存数据；而该第二存储器依据该第二存取地址存取该时间解交错运算的暂存数据。[0006]本发明另揭示了一种数字电视的接收电路，用来处理一数字电视频信号以产生一传输数据，包含：一前端电路，用来处理该数字电视频信号以产生一交错信号；一设定单元，提供与该数字电视频信号的数字视频标准相关的一设定值；一频率解交错与时间解交错电路，用来依据该设定值选择对应不同数字视频标准的频率解交错运算及时间解交错运算，并且处理该交错信号以产生一解交错信号；一正交振幅调制去映射电路，用来去映射该解交错信号以产生一去映射信号；以及一解码器，用来解码该去映射信号以产生该传输数据。[0007]本发明另揭示了一种适用于多种数字视频标准的频率解交错与时间解交错方法，利用一第一存储器及一第二存储器对一交错信号进行频率解交错运算及时间解交错运算，包含：依据一设定值产生一第一存取指标；依据该第一存取指标产生一第一存取地址；依据该第一存取地址将该交错信号存取于该第一存储器，以完成频率解交错运算；依据该设定值产生一第二存取指标；依据该第二存取指标产生一第二存取地址；以及依据该第二存取地址将完成频率解交错运算的该交错信号存取于该第二存储器，以完成时间解交错运算；其中该设定值对应该交错信号的数字视频标准。[0008]本发明的频率解交错与时间解交错电路与方法以及数字电视的接收电路能够支持多种数字视频标准而共用同一存储器来完成频率解交错运算或时间解交错运算，以节省电路成本。[0009]有关本发明的特征、实作与功效，兹配合附图作较佳实施例详细说明如下。【附图说明】[0010]图1为已知数字电视频信号接收端的功能方块图；[0011]图2为本发明数字电视频信号接收端的功能方块图；[0012]图3为本发明频率解交错与时间解交错电路220的详细的功能方块图；[0013]图4A及图4B分别为行列运算单元384针对DVB-C2标准的信号执行行列运算时的存储器配置及存储器的读取顺序的示意图；[0014]图5为本发明的正交振幅调制去映射电路240的一实施例的功能方块图；[0015]图6为本发明的解码电路260的一实施例的功能方块图；[0016]图7为本发明的频率解交错与时间解交错方法的一实施例的流程图；以及[0017]图8为以回旋运算方法产生第二写入指标及第二读取指标的流程图。[0018]符号说明[0019]100,200数字电视的信号接收端[0020]110、210前端电路[0021]120频率解交错电路[0022]130时间解交错电路[0023]140去映射电路[0024]150解码电路[0025]205设定单元[0026]220频率解交错与时间解交错电路[0027]230,510,610解多工器[0028]240正交振幅调制去映射电路[0029]250,560,640多工器[0030]260解码电路[0031]310频率解交错存储器[0032]320时间解交错存储器[0033]330、350读取地址产生单元[0034]340、360写入地址产生单元[0035]370频率解交错控制模块[0036]372查表运算单元[0037]374置换运算单元[0038]380时间解交错控制模块[0039]382回旋运算单元[0040]384行列运算单元[0041]410第一地址产生器[0042]420第二地址产生器[0043]520DTMB去映射电路[0044]530DVB-C2去映射电路[0045]540DVB-T2去映射电路[0046]545单元解交错电路[0047]550ISDB-T去映射电路[0048]620LDPC解码电路[0049]630维特比解码电路[0050]S705~S770、S810~S840步骤【具体实施方式】[0051]本发明的揭示内容包含频率解交错与时间解交错电路与方法以及数字电视的接当前第1页1 2 3 4