312的输入端(PREDICT1N)处所接收的选择信息的基础。如上面所简要讨论的，MUX 312和选择信息可以允许TDC 307相比现有TDC用更少的延迟元件制成，同时能够以与现有TDC的分辨率相同的分辨率测量相同间隔。根据一些实施例，与传统TDC相比，本文所公开的TDC可以使用更少的粗延迟元件并且可以是更节能的。此外，在某些示例中，全数字TDC 307可以提供改善的芯片面积利用，并且可以经由小规模CMOS工艺被实现。
[0030]图4总地示出了根据本主题的各种示例的TDCJDC 407可适用于诸如图1中所示的UE或eNB之类的各种通信设备。在示例中，TDC 407可以包括延迟线410、锁存电路411、和多路复用器电路(MUX)412。在某些示例中，延迟线410可以包括数个延迟元件413、414。一旦在TDC 407的第一输入端(EDGEl)处接收到信号的第一转换，该转换就可以顺序传送通过每个延迟元件413、414，从而使得在延迟元件413、414的输入端处接收到该转换后，每个延迟元件413、414的输出端可以转换延迟间隔(Tc或TF)。示例延迟线410可以包括粗延迟元件413(具有粗延迟间隔(Tc))和细延迟元件414(具有细延迟间隔(Tf))的混合。在某些示例中，细延迟元件414的细延迟间隔(Tf)可以建立TDC 407的分辨率。粗延迟元件和细延迟元件413、414的组合可以允许TDC 407比传统TDC更小，同时维持相同或更好的时间测量分辨率。
[0031]在某些示例中，锁存电路411可以包括数个锁存元件415(例如，但不限于数个触发器)。通常，锁存元件415可以被耦合到延迟线410的延迟元件413、414中的一个延迟元件，并且可以接收延迟线410的延迟元件413、414中的一个延迟元件的输出。当接收到触发时，锁存元件415可以在输出端提供在触发瞬间输出的延迟元件的状态，并且保持该状态。在某些示例中，触发可以是信号在锁存电路411的输入端(EDGE2)处的第二转换。在某些示例中，锁存电路411的输入端(EDGE2)可以被并行耦合到每个锁存元件415的触发输入端。当锁住锁存电路411时，锁存电路411的输出端(OUT)可以提供接收第一转换和第二转换之间的时间间隔的数字表示。
[0032]在某些示例中，MUX 412可以基于在MUX 412的输入端(PREDICT1N)处所接收的选择信息，来将TDC 407的第一输入端(EDGEl)与延迟线410的延迟元件413、414中的一个延迟元件的输入端耦合。在很多情况下，TDC 407所测量的转换之间的间隔可以被预测在有限的范围内，除非存在某种异常。MUX 412允许第一输入端被耦合到延迟线的特定延迟元件，从而使得当在TDC 407的第二输入端(或如上所讨论的，锁存电路411的输入端(EDGE2))处接收到感兴趣的转换时，该转换可以传送通过细延迟元件414之一。在某些示例中，预测间隔的有限范围可以是在MUX 412的输入端(PREDICTΙ0Ν)处所接收的选择信息的基础。
[0033]在某些示例中，延迟线410可以包括缓存(例如，延迟线410的下游端处的反相器416)。缓存或反相器416的输出端可以被耦合到延迟线410的上游端，以提供循环路径417。使得延迟线的下游端可以循环第一输入端(EDGEl)可以扩展TDC的总测量范围，这是由于现在在接收到第二转换之前，第一转换可以不止一次传送通过延迟元件413、414中的一个或多个。在某些示例中，在预测或选择信息充分可信的情况下，传送的转换的循环数量通过延迟线完成，不需要被监测。在一些示例中，TDC407可以包括可选电路，该可选电路用于通过监测或提供状态信息来验证预测或选择信息的精确度，其中该状态信息与例如，第一转换传送通过延迟线410的下游端或延迟线410内的其它点的次数相关联。MUX 412、选择信息、和延迟线410的循环路径可以允许TDC 407相比现有TDC用更少的延迟元件制成，同时能够以与传统TDC (具有相当多的延迟兀件)的分辨率相同的分辨率测量相对较大的时间间隔。此外，在某些示例中，全数字TDC 407可以提供改善的电路面积利用，并且可以经由小规模CMOS工艺被实现。
[0034]图5总地示出了根据本主题的各种示例的TDC 507。在示例中，TDC507可以包括延迟线510、锁存电路511、和多路复用器电路(MUX)512。在某些示例中，延迟线510可以包括数个延迟元件513，每个延迟元件513具有大致相同的延迟间隔(T)。在某些示例中，延迟元件可以是较低分辨率延迟元件，较低分辨率延迟元件通常不那么复杂并且比较高分辨率延迟元件消耗更少的能量。一旦在TDC 507的第一输入端(EDGEl)处接收到信号的第一转换，该转换就可以顺序传送通过每个延迟元件513，从而使得在延迟元件513的输入端处接收到转换后，每个延迟元件513、514的输出端可以转换延迟间隔(T)。
[0035]在某些示例中，MUX 512可以基于在MUX 512的输入端(PREDICT1N)处所接收的选择信息，来将TDC 507的第一输入端(EDGEl)与延迟线510的延迟元件513、514中的一个延迟元件的输入端耦合。在很多情况下，TDC 507所测量的转换之间的间隔可以被预测在有限的范围内，除非存在某种异常。MUX 512允许第一TDC输入端(PREDICT1N)被耦合到延迟线的特定延迟元件，从而使得当在第二TDC输入端(EDGE2)(或如上所讨论的，锁存电路511的输入端(EDGE2))处接收到感兴趣的转换时，该转换可以传送通过高分辨率延迟元件518。在某些示例中，预测间隔的预期范围可以是在MUX 512的输入端(PREDICT1N)处所接收的选择信息的基础。
[0036]在某些示例中，锁存电路511可以包括数个锁存器515、518(例如，但不限于数个触发器)。通常，锁存器515、518可以被耦合到延迟线510的延迟元件513中的一个延迟元件，并且可以接收延迟线510的延迟元件513中的一个延迟元件的输出。当接收到触发时，锁存器515中的一些锁存器可以在输出端提供触发瞬间输出的延迟元件的状态，并且保持该状态。在某些示例中，锁存电路511可以包括一个或多个高分辨率锁存元件518。在一些示例中，高分辨率锁存器可以包括数个子锁存电路，这些子锁存电路被与延迟线510的特定延迟元件513的输出端并行耦合。构成高分辨锁存器的每个子锁存电路可以具有锁存延迟。在某些示例中，特定高分辨率锁存元件518的多个子锁存元件可以被布置为提供连续锁存延迟，这些连续锁存延迟可以跨越延迟线510的延迟元件513的延迟间隔(T)。在某些示例中，高分辨率锁存元件的每个子锁存元件包括不同的锁存延迟，并且TDC 507的分辨率可以从两个连续子锁存元件之间的锁存延迟差得出。
[0037]在某些示例中，用于锁存电路511的触发可以是信号在锁存电路511的输入端(EDGE2)处的第二转换。在某些示例中，锁存电路511的输入端(EDGE2)可以被并行耦合到每个高分辨率锁存元件518和每个锁存元件515的触发输入端。当触发锁存电路511时，锁存电路511的输出端(OUT)可以提供在TDC 507处接收第一转换和接收第二转换之间的时间间隔的数字表示。在某些示例中，TDC 507的输出(OUT)可以包括来自每个高分辨率锁存元件518的多个比特，该多个比特表示高分辨率锁存元件518的每个子锁存元件的状态。在某些示例中，图4的延迟线510可以包括图3中所示的缓存和循环路径，从而使得TDC的可测量范围可以被扩展。如之前所讨论的示例，在某些示例中，全数字TDC 507可以提供改善的电路面积利用，并且可以经由小规模CMOS工艺被实现。TDC 507可适用于诸如图1中所示的UE或eNB之类的各种通信设备。
[0038]图6总地示出了根据本主题的各种示例的用于操作TDC的方法600的流程图。方法600可以由TDC(例如，图3-5的示例TDC)执行，但是示例方法的范围不限于此。在601处，第一信号可以在多路复用器处被接收，并且被多路复用到TDC的延迟线的特定延迟元件的输入端。在某些示例中，多路复用器可以基于所接收的或被发送到多路复用器的预测或选择信息来选择特定延迟元件的输入端。在602处，信号的第一边缘或转换可以被传送通过延迟线。在一些示例中，延迟线可以包括循环路径，以将传送边缘从延迟线的末端或最后的延迟元件的输出端传递到延迟线的最近或第一延迟元件的输入端。在一些示例中，循环路径可以包括缓存或反相器。在603处，当接收到锁存电路处所接收的信号的第二边缘时，延迟