固态图像拾取元件和图像拾取系统的利记博彩app
【技术领域】
[0001]本公开涉及其中光电转换层被设置在基板上的至少一个固态图像拾取元件和至少一个图像拾取系统。
【背景技术】
[0002]存在包括包含其中光电转换层被设置在基板上的光接收器的像素的固态图像拾取元件。日本专利公开N0.2014-67948描述了使用有机光电转换层作为光电转换层的技术。并且，日本专利公开N0.2014-67948描述了提供一对相位差检测像素以实现光瞳分割相位差检测的技术。相位差检测像素具有阻挡入射光的一部分并且被设置在光电转换层上的保护层与微透镜之间的遮光膜。
[0003]然而，根据在日本专利公开N0.2014-67948中描述的技术，相位差检测像素的位置被固定，并因此用于实现相位差检测的测距点的位置被固定。因此，本公开针对的是容易地改变相位差检测像素的位置。
【发明内容】
[0004]根据本公开的一方面的固态图像拾取元件包含以二维方式布置的多个像素。所述多个像素中的每一个包含多个光电转换单元，该多个光电转换单元分别包含像素电极、被设置在所述像素电极上的光电转换层、以及被设置为使得所述光电转换层夹在像素电极与对电极(counter electrode)之间的所述对电极。在一个或多个实施例中，通过一个微透镜收集的光进入所述多个光电转换单元。在一个或多个实施例中，所述多个像素中的每一个还包含设置在所述多个光电转换单元上的微透镜。
[0005]根据本公开的另一方面的固态图像拾取元件包含以二维方式布置的多个像素。所述多个像素中的每一个包含光电转换单元，并且还包含设置在光电转换单元上的微透镜，该光电转换单元包含像素电极、被设置在所述像素电极上的光电转换层、以及被设置为使得所述光电转换层夹在像素电极与对电极之间的所述对电极。包含在所述多个像素中的每一个中的像素电极和对电极中的至少一个包含可彼此独立地控制的多个部分电极(partial electrode)。
[0006]从以下参照附图的示例性实施例的描述，本公开的进一步特征将变得清楚。
【附图说明】
[0007]图1是示出根据第一实施例的固态图像拾取元件的示例配置的框图。
[0008]图2是示出根据第一实施例的像素的截面结构的示例的示图。
[0009]图3是示出根据第一实施例的像素的示例配置的等效电路图。
[0010]图4是示出光电转换单元的电势并且描述根据第一实施例的信号读取操作的示图。
[0011]图5是示出光电转换单元的电势并且描述根据第一实施例的电荷排出操作的示图。
[0012]图6是用于描述根据第一实施例的固态图像拾取元件的操作的定时图。
[0013]图7是示出根据第二实施例的像素阵列的配置的示图。
[0014]图8是示出根据第三实施例的固态图像拾取元件的示例配置的框图。
[0015]图9是示出根据第三实施例的像素的示例配置的等效电路图。
[0016]图10是示出根据第三实施例的像素的截面结构的示例的示图。
[0017]图11是用于描述根据第三实施例的固态图像拾取元件的操作的定时图。
[0018]图12是示出根据第四实施例的固态图像拾取元件的示例配置的框图。
[0019]图13是示出根据第四实施例的像素的截面结构的示例的示图。
[0020]图14是示出根据第四实施例的像素的示例配置的等效电路图。
[0021]图15是示出光电转换单元的电势并且描述根据第四实施例的信号读取操作的示图。
[0022]图16是示出光电转换单元的电势并且描述根据第四实施例的电荷排出操作的示图。
[0023]图17是用于描述根据第四实施例的固态图像拾取元件的操作的定时图。
[0024]图18是示出根据第五实施例的固态图像拾取元件的示例配置的框图。
[0025]图19是示出根据第五实施例的像素的示例配置的等效电路图。
[0026]图20是示出根据第五实施例的像素的截面结构的示例的示图。
[0027]图21是用于描述根据第五实施例的固态图像拾取元件的操作的定时图。
[0028]图22是示出根据第六实施例的固态图像拾取元件的示例配置的框图。
[0029]图23是示出根据第六实施例的像素的截面结构的示例的示图。
[0030]图24是示出根据第六实施例的像素的示例配置的等效电路图。
[0031]图25是用于描述根据第六实施例的固态图像拾取元件的操作的定时图。
[0032]图26是示出根据第七实施例的像素的截面结构的示例的示图。
[0033]图27A和图27B是示出根据第七实施例的信号读取电路的示例配置的等效电路图。
[0034]图28是用于描述根据第七实施例的固态图像拾取元件的操作的定时图。
[0035]图29A和图29B是示出根据第七实施例的信号读取电路的示例配置的等效电路图。
[0036]图30是用于描述根据第七实施例的固态图像拾取元件的操作的定时图。
[0037]图31A和图31B是示出根据第七实施例的信号读取电路的示例设置的示意性平面图。
[0038]图32是示出根据第八实施例的像素的截面结构的示例的示图。
[0039]图33A和图33B是示出根据第八实施例的信号读取电路的示例配置的等效电路图。
[0040]图34是用于描述根据第八实施例的固态图像拾取元件的操作的定时图。
[0041]图35是用于描述根据第八实施例的固态图像拾取元件的操作的定时图。
[0042]图36是示出根据第九实施例的图像拾取系统的示例配置的框图。
[0043]图37A?37E是像素的示意性平面图，描述设置像素电极的示例。
【具体实施方式】
[0044]第一实施例
[0045]图1是示出固态图像拾取元件1000的示例配置的框图。固态图像拾取元件1000包括包含以二维方式布置的多个像素100的像素阵列110、行驱动电路120、垂直信号线130、信号处理器140、列选择电路150、输出放大器170和恒流源180。
[0046]图1示出像素阵列110包含以4行X4列布置的像素100，但包含于像素阵列110中的像素100的数量不限于此。
[0047]行驱动电路120是以行为单位控制多个像素100的电路，并且包含例如移位寄存器和地址译码器。在本实施例中，行驱动电路120输出信号pRES (n)、pADD (η)、Va (η)、Vb (η)和pSEL(n)。这里，n是代表行的数字。行驱动电路120用作经由驱动电容器(以下描述)控制包含于像素100中的像素电极的电势的像素电极控制器。
[0048]属于同一列的多个像素100与同一垂直信号线130连接。从像素100输出的信号通过垂直信号线130被传输到信号处理器140。
[0049]信号处理器140包含多个列信号处理器，所述多个列信号处理器中的每一个对于像素阵列110的列中的相应一个而提供。每个列信号处理器可包含用于减少噪声的CDS电路、用于放大信号的放大器和用于保持信号的采样和保持电路。列信号处理器在通过从列选择电路150供给的信号CSEL(m)被选择时输出信号。该输出信号被传输到输出放大器170。这里，m是代表列的数字。
[0050]图2示出沿像素100中的一个的截面的示例结构。在本实施例中，像素100包含两个光电转换单元PC1和PC2。两个光电转换单元PC1和PC2共享以下描述的放大晶体管403和选择晶体管404。像素阵列110包含硅基板(Si基板)300、设置在Si基板300上的下部绝缘层301和设置在下部绝缘层301中的布线层302。M0S晶体管被设置在Si基板300上。在布线层302中包含用于向M0S晶体管供给电源的布线和用于传输用于控制M0S晶体管的信号的布线。包含于布线层302中的布线中的一些将设置在Si基板300上的信号读取电路(未示出)与像素电极303连接。在像素电极303上，存在设置的层间绝缘层304、光电转换层305、阻挡层306、对电极307、滤色器层308和包含多个微透镜的微透镜层309。在本实施例中，两个像素电极303a和303b被设置在一个像素100中，而对电极307对于多个光电转换单元共同设置。在该结构中，由一个微透镜收集的光进入多个光电转换单元。拜耳(Bayer)布置可被用于在滤色器层308中布置滤色器。设置在一个像素100中的两个像素电极303a和303b也可被称为可彼此独立地控制的部分电极。
[0051]对于同一微透镜提供的两个像素电极303a和303b以其间的距离d彼此分离，并且构成两个光电转换单元。尽管图中没有示出，但相邻像素的像素电极可以以其间的比距离d大的距离D彼此分离。某一像素的像素电极303a被设置在离该某一像素的像素电极303b距离为d处，并且被设置在离相邻像素的像素电极303b距离为D处。通过这样的像素电极设置，可抑制根据进入到某一像素的光产生的电荷存储于相邻像素的光电转换单元中的现象的出现。在每个像素包含滤色器的情况下，可减少颜色的混合。
[0052]设置在像素电极303上的层间绝缘层304禁止像素电极303与光电转换层305之间的电子和空穴的通过，并且由例如氢化非晶氮化硅(a-SiN:H)形成。层间绝缘层304具有不通过隧道效应导致电子和空穴的通过的这样的厚度。具体而言，层间绝缘层304可具有50nm或更大的厚度。
[0053]经由层间绝缘层304设置在像素电极303上的光电转换层305具有响应于入射光而产生电子-空穴对的光电转换能力。光电转换层305可由本征氢化非晶硅(a-S1: Η)、化合物半导体或有机半导体形成。化合物半导体的示例包含诸如BN、GaAs、GaP、AlSb和GaAlAsP的II1-VI化合物半导体和诸如CdSe、ZnS和HdTe的I1-1V化合物半导体。有机半导体的示例包含酞菁材料和萘材料，诸如富勒烯、香豆素6(C6)、若丹明6G(R6G)、喹吖啶酮和锌酞菁(ZnPc)ο
[0054]由上述化合物半导体制成的量子点膜可以被用作光电转换层305。可以使用非晶硅膜、有机半导体膜和量子点膜，因为这样可容易地形成薄膜。
[0055]本征半导体具有低载流子密度，因此对于光电转换层305使用它导致耗尽层的大宽度。可替代地，可以使用Ν型或Ρ型半导体。
[0056]阻挡层306被设置在光电转换层305上。根据本实施例的阻挡层306具有禁止来自对电极307的空穴注入到光电转换层305中的功能，并且由例如Ν+型氢化非晶硅形成。在本示例中，使用Ν+型a-SiH以禁止空穴的注入。可以使用P+型a-SiH以禁止电子的注入。阻挡层306需要禁止导电类型中的一种的载流子(电子或空穴)从对电极307注入到光电转换层305中。可对于阻挡层306使用用于光电转换层305的半导体材料的P型或N型半导体。在这种情况下，用于阻挡层306的半导体的杂质浓度比用于光电转换层305的半导体的杂质浓度高。
[0057]经由阻挡层306设置在光电转换层305上的对电极307由使经由微透镜层309和滤色器层308进入的光透过到光电转换层305的材料形成。具体而言，可以使用含有铟和锡的化合物或氧化物，诸如ΙΤ0。
[0058]并且，透光层可被设置在对电极307与微透镜层309之间。微透镜层309、滤色器层308和透光层可被设计，使得微透镜层309的焦点处于光电转换层305中。透光层可由诸如氧化硅或氮化硅的无机材料形成，或者可由有机材料形成。
[0059]图3是根据本实施例的像素100的等效电路图。像素100包含由阻挡层306、光电转换层305和层间绝缘层304组成的光电转换单元PC1和PC2、以及信号读取电路400。
[0060]信号读取电路400包含复位晶体管401a和401b、驱动电容器402a和402b、放大晶体管403、选择晶体管404和开关405。复位电压被供给到复位晶体管401a的一个主节点，并且另一主节点与光电转换单元PC1的像素电极303a连接。复位晶体管401a的另一主节点与像素电极303a的共用节点被称为节点N1。复位信号pRESl被供给到复位晶体管401a的控制节点。偏置电压Va被供给到驱动电容器402a的一个节点，并且另一节点与节点N1连接。节点N1经由开关405与放大晶体管403的控制节点连接。放大晶体管403的控制节点被称为节点N2。开关405由信号pADD控制。光电转换单元PC2的像素电极303b与节点N2连接。并且，复位晶体管401b和驱动电容器402b与节点N2连接。复位信号pRES2被供给到复位晶体管401b的控制节点。偏置电压Vb被施加到驱动电容器402b的一个节点，并且另一节点与节点N2连接。光电转换单元PC2经由像素电极303b与节点N2连接。固定电压被施加到放大晶体管403的一个主节点，并且另一主节点经由选择晶体管404与垂直信号线130连接。