收发器电路以及用于对通信系统进行调谐和用于在收发器之间的通信的方法与流程

本发明涉及收发器电路，涉及用于对通信系统(尤其是具有两个电容性耦合的收发器的通信系统)的电阻器设置进行调谐的方法，并且涉及用于在两个电容性耦合的收发器之间的通信的方法。

在现代通信系统中，在发送数据的收发器与接收数据的收发器之间的通信信道可以借助于电容性耦合(还被称为ac耦合)实现。具体地，在其中收发器被附接到移动设备并且因此耦合必定可拆卸的系统中，电容性耦合可以比例如欧姆耦合更合适。

在可拆卸的电容性耦合的通信系统中，在收发器之间的电容值可以经历例如归因于建立电容性耦合、环境寄生效应或其他变化的电容器极板的距离或取向的变化的变化。

在收发器的接收器部分上，通常，电阻器与电容器一起形成电容性耦合。其中，电阻器通常具有固定电阻值。归因于电容中的变化，对于固定电阻值，收发器可能不能够在没有错误的情况下接收数据分组。结果，并且也归因于可能的时钟失配，在收发器之间的同步可以丢失。这可能在自计时信号要被发送的情况下尤其是相关的。去同步可以例如在数据发送期间增加，并且通信故障可以发生。另外，电容中的变化对于不同的应用和/或环境条件可能是不同的。

因此，目标在于提供针对收发器和通信系统的改进的构思，其允许电阻器设置的改进的调谐。

该目标通过独立权利要求的主题实现。发展、实施例和实现方式是从属权利要求的主题。

根据改进的构思，通信系统的收发器包含可调谐的电阻器并且以调谐操作模式进行操作，在调谐操作模式期间，关于当接收到数据时若干电阻器设置可能引起的错误检查若干电阻器设置。其中，调谐信号从一个收发器被发送到另一个。为了接收对应的接收器信号，从多个设置中一个接着一个地选择电阻器设置。之后，生成接收器数据分组并检查接收器数据分组是否有错误。取决于是否发现错误，选择多个设置中的下一设置并检查多个设置中的下一设置，或者，如果发现错误，则选择默认设置。通过选择默认设置，例如，可以确保收发器的重新同步。

根据改进的构思，提供了一种收发器电路。该收发器电路包括前端和后端。前端包括用于分别耦合到第一电容器和第二电容器的第一端子和第二端子。前端还包括耦合在第一端子与参考端子之间的可调谐的第一电阻器以及耦合在第二端子与参考端子之间的可调谐的第二电阻器。

该收发器电路被配置为以调谐操作模式进行操作。前端被配置为在调谐模式期间针对第一电阻器和第二电阻器利用第一设置在第一端子和第二端子处接收接收器信号。前端还被配置为基于接收器信号来生成接收器数据分组。

后端被配置为在调谐模式期间相对于定义的调谐数据分组检查接收器数据分组是否有错误。如果借助于检查发现错误，则后端将第一电阻器和第二电阻器设置为默认设置。如果借助于检查没有发现错误，则后端将第一电阻器和第二电阻器设置为第二设置。

第一设置和第二设置可以等于或可以不等于默认设置。默认设置在发现操作模式期间预先确定。当确定默认设置时，确保如果第一设置等于默认设置则相对于定义的调谐数据分组对接收器数据分组是否有错误的检查没有发现错误。默认设置可以例如基于第一电容器和第二电容器的电容中的变化的估计的范围来确定。例如，基于电容的估计的平均值并且基于针对对应于电容性耦合的时间常数(例如放电时间)的估计的期望值，可以计算对应于默认设置的电阻值。

在本发明的上下文中，针对电阻器的设置对应于针对电阻器的电阻值。针对第一电阻器和第二电阻器的设置对应于第一电阻器的电阻值和第二电阻器的电阻值。第二电阻器的电阻值可以等于或可以不等于第一电阻器的电阻值。

收发器电路可以例如经由第一电容器和第二电容器耦合到另一收发器电路。之后，接收器信号可以例如基于由另一收发器生成的调谐信号并且经由第一电容器和第二电容器被发送到收发器电路。另一收发器电路可以例如基于调谐数据分组来生成调谐信号。调谐信号可以例如是自计时信号和/或非归零信号。

第一电容器和第二电容器可以由外部电容器极板形成。第一电容器的第一极板和第二电容器的第一极板可以例如由还可以包括收发器电路的第一设备所包括。第一电容器的第二极板和第二电容器的第二极板可以由还包括另一收发器电路的第二设备所包括。第一设备和第二设备可以彼此独立地被使用，并且可以被放在一起以形成经由第一电容器和第二电容器的电容性耦合。电容性耦合例如在以下意义上是可拆卸的：通过从第二设备移除第一设备，还从第一电容器和第二电容器的第二极板移除第一电容器和第二电容器的第一极板。

第一设备和/第二设备可以例如为移动电子设备，例如，移动或无绳电话、平板电脑、笔记本电脑或其他移动设备。例如，第一设备和第二设备中的一个或两者还可以被实现为固定电子设备，例如，插接站、个人计算机或接口设备。应用的其他示例包括例如机器人、汽车或航空和航天工业中的工业连接器或连接器。

第一可调谐的电阻器和第二可调谐的电阻器可以例如被实现为可调谐的电阻器、可编程的电阻器、包含若干个体电阻器的电阻器级联、电位计或其他类型的可调谐的电阻器。

第一设置、第二设置和默认设置可以例如由多个设置所包括。之后，前端和后端被配置为以循环的方式重复地执行接收器信号的接收、接收器数据分组的生成、接收器数据分组的检查和对第一电阻器和第二电阻器到默认设置或第二设置的设置。

其中，在初始循环中，第一设置可以等于默认设置。在后续循环期间，第一设置可以等于相应先前周期的第二设置。第二设置的这种选择可以被执行，直到多个设置中的所有设置已经被用作第一设置。如果多个设置中的所有设置已经被用作第一设置，则默认设置可以被选择作为第一设置。

由此，如果多个设置中的所有设置适合于接收接收器信号而不在相对于调谐数据分组检查接收器数据分组中引起错误则可以检查多个设置中的所有设置。后端可以在已经接收到接收器信号之后设置针对相应设置的使用的标记。以这种方式，确保多个设置中的每个设置被精确地检查一次。类似地，还可以对另一收发器电路进行调谐。在这种情况下，收发器电路和另一收发器电路可以在每个循环之后交换它们的角色。

接收器数据分组的每次检查的结果可以由后端存储。以这种方式，后端可以选择多个设置中的合适的(尤其是最佳的)设置以用于以正常操作模式进行操作。

如果通过对接收器数据分组的检查发现错误，则借助于对第一电阻器和第二电阻器到默认设置的设置，可以确保在收发器电路与另一收发器电路之间的同步被重新建立。

对接收器数据分组是否有错误的检查可以例如通过接收器数据分组与调谐数据分组的直接比较来执行。备选地或另外，检查可以借助于循环冗余校验crc来执行。

根据收发器电路的若干实现方式，前端还包括第一比较器和第二比较器。第一比较器包括耦合到第一端子的第一非反相输入和耦合到第二端子的第一反相输入。第一比较器被配置为取决于接收器信号而在第一比较器输出处生成第一比较器信号。

第二比较器包括耦合到第二端子的第二非反相输入和耦合到第一端子的第二反相输入。第二比较器被配置为取决于接收器信号而在第二比较器输出处生成第二比较器信号。第一比较器输出和第二比较器输出可以例如为反相输出。前端被配置为基于第一比较器信号并且基于第二比较器信号来生成接收器数据分组。

借助于这种布置，可以使得第一比较器和第二比较器能够有效地检测接收器信号的差分部分并且拒绝接收器信号的共模部分。

在收发器电路的若干实现方式中，前端还包括组合触发器，组合触发器被配置并被布置为通过基于第一比较器信号和第二比较器信号生成接收器输出信号来生成接收器数据分组。组合触发器被配置为将接收器输出信号供应到后端。

根据收发器电路的一些实现方式，前端还包括放电检测器。放电检测器被配置并被布置为基于第一比较器信号和第二比较器信号来生成放电信号。放电信号指示在调谐数据分组的比特周期与由第一电容器和第二电容器以及第一电阻器和第二电阻器建立的电容性耦合的放电时间之间的比率。

取决于第一电容器和第二电容器的电容以及取决于第一电阻器和第二电阻器的电阻，第一电容器和第二电容器特征在于特定放电时间。放电时间可以被定义为第一电容器和/或第二电容器从上放电水平放电到下阈值水平需要的时间。其中，阈值水平可以取决于第一比较器和第二比较器。例如，阈值水平可以对应于可以由第一比较器和第二比较器可靠地解决的最小电压差。

另一方面，调谐数据包特征在于对应于针对逻辑高值或逻辑低值的最小时间段的比特周期。换言之，比特周期分别对应于针对单个高位或低位的逻辑高状态或逻辑低状态的周期。放电信号可以之后例如指示放电时间是短于还是长于比特周期。例如，放电信号可以在放电时间短于比特周期时特征在于逻辑高值，并且可以在放电时间长于比特周期时特征在于逻辑低值，或者反之亦然。

在这样的实现方式中，后端可以还取决于放电信号而选择多个设置中的合适的(尤其是最佳的)设置例如以用于在正常操作模式中进行操作。

在收发器电路的若干实现方式中，放电检测器包括第一触发器、第二触发器和门，尤其是逻辑门。

第一触发器包括用于接收延迟的第一比较器信号的第一数据输入和用于接收第一时钟信号的第一时钟输入。第一触发器被配置为基于第一时钟信号和延迟的第一比较器信号来生成第一触发器信号。第二触发器包括用于接收延迟的第二比较器信号的第二数据输入和用于接收第二时钟信号的第二时钟输入。第二触发器被配置为基于第二时钟信号和延迟的第二比较器信号来生成第二触发器信号。

第一延迟的比较器信号和第二延迟的比较器信号可以分别是第一比较器信号和第二比较器信号的延迟的版本。第一时钟信号和第二时钟信号可以分别是第二比较器信号和第一比较器信号的反相的版本。

门被配置并被布置为基于第一触发器信号和第二触发器信号来生成结果信号。门可以例如被实现为或非门，即，nor门。

在收发器电路的若干实现方式中，放电检测器还包括第一延迟元件，第一延迟元件耦合在第一比较器输出与第一数据输入之间并被配置为通过使第一比较器信号延迟来生成延迟的第一比较器信号。放电检测器还包括第二延迟元件，第二延迟元件耦合在第二比较器输出与第二数据输入之间并被配置为通过使第二比较器信号延迟来生成延迟的第二比较器信号。

根据收发器电路的一些实现方式，放电检测器还包括第一放电反相器，第一放电反相器耦合在第二比较器输出与第一时钟输入之间并被配置为通过使第二比较器信号反相来生成第一时钟信号。放电检测器还包括第二放电反相器，第二放电反相器耦合在第一比较器输出与第二时钟输入之间并被配置为通过使第一比较器信号反相来生成第二时钟信号。

在收发器电路的一些实现方式中，放电检测器还包括具有用于接收结果信号的第三数据输入和用于从后端接收样本信号的第三时钟输入的第三触发器。第三触发器被配置为基于结果信号和样本信号来生成放电信号。

根据改进的构思，还提供了一种用于对通信系统的电阻器设置进行调谐的方法。通信系统包括第一收发器和第二收发器，第一收发器和第二收发器经由第一电阻器和第二电阻器耦合到彼此。第一收发器具有耦合到第一电容器的可调谐的第一电阻器和耦合到第二电容器的可调谐的第二电阻器。

该方法包括以调谐操作模式操作第一收发器和第二收发器。在调谐操作模式期间，借助于第二收发器生成表示调谐数据分组的调谐信号。借助于利用针对第一电阻器和第二电阻器的第一设置的第一收发器接收接收器信号。接收器信号取决于调谐信号。基于接收器信号来生成接收器数据分组。之后，相对于调谐数据分组检查接收器数据分组是否有错误。如果借助于接收器数据分组的检查发现错误，则将第一电阻器和第二电阻器设置为默认设置。如果借助于接收器数据分组的检查没有发现错误，则将第一电阻器和第二电阻器设置为第二设置。对应于第一设置的使用的标记可以被设置以便确保相同设置在调谐模式期间不再用于第一设置。

第一收发器和第二收发器可以例如包括根据改进的构思的收发器电路的实现方式。

接收器数据分组的生成、接收器数据分组的检查以及对第一电阻器和第二电阻器到默认设置或第二设置的设置借助于第一收发器执行。

在该方法的另一实现方式中，第二收发器具有耦合到第一电容器的可调谐的第三电阻器和耦合到第二电容器的可调谐的第四电阻器。其中，调谐信号的生成借助于第一收发器来执行。在这样的实现方式中，借助于利用针对第三电阻器和第四电阻器的第三设置的第二收发器接收取决于调谐信号的另一接收器信号。基于另一接收器信号来生成另一接收器数据分组。

相对于调谐数据分组检查另一接收器数据分组是否有错误。如果借助于接收器数据分组的检查发现错误，则将第三电阻器和第四电阻器设置为默认设置。如果借助于接收器数据分组的检查没有发现错误，则将第三电阻器和第四电阻器设置为第四设置。

另一接收器数据分组的生成、另一接收器数据分组的检查以及对第三电阻器和第四电阻器到默认设置或第四设置的设置借助于第二收发器执行。

在这样的实现方式中，可以说第一收发器和第二收发器的角色被互换。以这种方式，能够以交替的方式借助于第二收发器生成调谐信号并且借助于第一收发器接收收发器信号，借助于第一收发器生成调谐信号并且借助于第二收发器接收接收器信号。第三设置和第四设置可以对应于或可以不对应于第一设置和第二设置。

在该方法的另一实现方式中，以循环方式重复地执行至少以下步骤：生成调谐信号，接收接收器信号，生成接收器数据分组，检查接收器数据分组，以及将第一电阻器和第二电阻器设置为第二设置或默认设置。在合适的情况下，也以循环方式重复地执行至少以下步骤：接收另一接收器信号，生成另一接收器数据分组，检查另一接收器数据分组，以及将第三电阻器和第四电阻器设置为第四设置或默认设置。

在循环期间，第一设置对应于先前循环的第二设置或者对应于默认设置。在循环期间，第二设置对应于默认设置或者与循环的第一设置并且与任何先前循环的第一设置不同。类似地，在合适的情况下，在循环期间，第三设置对应于先前循环的第四设置或者对应于默认设置，并且第四设置对应于默认设置或者与循环的第三设置并且与任何先前循环的第三设置不同。

在这样的实现方式中，由第一收发器和第二收发器执行的动作被交替地执行。具体，在循环中，例如以如下顺序执行这些步骤：

i)借助于第二收发器生成调谐信号，

ii)借助于利用第一设置的第一收发器接收接收器信号，

iii)生成接收器数据分组，检查接收器数据分组是否有错误，

iv)将第一电阻器和第二电阻器设置为默认设置或第二设置，

v)借助于第一收发器生成调谐信号，

vi)借助于利用第三设置的第二收发器接收另一接收器信号，

vii)生成另一接收器数据分组，检查另一接收器数据分组是否有错误，

viii)将第三电阻器和第四电阻器设置为默认设置或第四设置。

之后，该方法可以以对应于步骤i)的步骤重新开始，其中，在步骤ii)中，第一设置对应于先前周期的第二设置或者对应于默认设置，并且在步骤vi)中，第三设置对应于先前周期的第四设置或者对应于默认设置。

在该方法的一些实现方式中，默认设置、第一设置和第二设置由多个设置所包括。在循环期间，如果第二设置不能够从与循环的第一设置和任何先前循环的第一设置不同的多个设置中选出，则第二设置等于默认设置。

在这样的实现方式中，该方法可以用于相对于调谐数据分组检查对应于多个设置中的所有设置的接收器数据分组是否有错误。以这种方式，能够从多个设置中选出最佳设置。最佳设置可以例如确保接收器信号的幅度大于定义的最小值。

根据改进的构思，还提供了一种用于在第一收发器与经由第一电容器和第二电容器电容性耦合到第一收发器的第二收发器之间进行通信的方法。该方法包括：利用之前描述的用于对电阻器设置进行调谐的方法的实现方式对第一收发器和/或第二收发器的电阻器设置进行调谐。之后，从多个设置中选择针对第一电阻器、第二电阻器、第三电阻器和/或第四电阻器的最佳设置。之后，利用最佳设置在第一收发器与第二收发器之间交换数据。最佳设置可以例如确保接收器信号的幅度大于定义的最小值。

在用于在第一收发器与第二收发器之间进行通信的方法的若干实现方式中，生成指示调谐数据分组的比特周期与由第一电容器和第二电容器以及第一电阻器和第二电阻器建立的电容性耦合的放电时间之间的比率的放电信号。生成指示调谐数据分组的比特周期与由第一电容器和第二电容器以及第三电阻器和第四电阻器建立的电容性耦合的另一放电时间之间的比率的另一放电信号。

在用于在第一收发器与第二收发器之间进行通信的方法的若干实现方式中，对最佳设置的选择基于以下中的至少一个来执行：放电信号、另一放电信号、接收器数据分组是否有错误的检查的结果以及另一接收器数据分组是否有错误的检查的结果。

在其中检查的结果并且例如放电信号被用于例如选择针对第一电阻器和第二电阻器的最佳设置的实现方式中，后端可以例如取决于检查的结果而生成针对多个设置中的每个设置的检查信号。检查信号可以例如在借助于对应于相应设置的检查没有发现错误时呈现逻辑高值，并且在借助于对应于相应设置的检查发现错误时呈现逻辑低值。放电信号可以例如在放电周期短于比特周期时呈现逻辑高值，并且在其他情况下呈现逻辑低值。后端可以例如存储针对设置中的每个的放电信号和检查信号的值。

之后，最佳设置可以例如是从多个设置中的针对其的相应检查信号和放电信号两者特征在于逻辑高值的那些设置中选择的。用于选择最佳设置的可能的准则可以例如为接收器信号的幅度大于定义的最小值。在放电信号对于设置中的任何特征不在于逻辑高值或者对于设置中的全部特征在于逻辑高值的情况下，可以从多个设置中的针对其的相应检查信号特征在于逻辑高值的那些设置中选择最佳设置。在这样的情况下，最佳设置可以例如被选择为最接近特征在于逻辑高值的设置的平均值的设置。

在下文中，借助于参考附图的示例性实现方式详细地解释本发明。功能上相同的或者具有相同作用的组件可以由相同的附图标记指代。相同的组件和/或具有相同作用的组件可以仅仅参考它们第一次出现在其中的附图进行描述；它们的描述不必在后续附图中进行重复。

在附图中，

图1示出了根据改进的构思的收发器电路的示例性实现方式；

图2示出了根据改进的构思的收发器电路的实现方式内的信号的时序图；

图3示出了根据改进的构思的用于对电阻器设置进行调谐的方法的实现方式的可视化；

图4示出了根据改进的构思的用于对电阻器设置进行调谐的方法的实现方式的另一可视化；

图5示出了针对不同电阻器设置的根据时间的根据改进的构思的收发器电路的实现方式中的跨电容器的电压；

图6示出了据改进的构思的收发器电路的实现方式内的信号的另一时序图；

图7示出了要在根据改进的构思的收发器电路中使用的放电检测器的实现方式；

图8示出了要在根据改进的构思的收发器电路中使用的放电检测器内的信号的时序图；以及

图9示出了要在根据改进的构思的收发器电路中使用的放电检测器内的信号的另一时序图。

图1示出了根据改进的构思的具有前端fe1和后端be1的收发器电路的示例性实现方式。

前端fe1包括第一端子t1和第二端子t2。第一端子t1被连接到第一电容器c1，具体地被连接到第一电容器c1的第一极板，并且第二端子t2被连接到第二电容器c2，具体地被连接到第二电容器c2的第一极板。前端fe1还包括经由第一开关s1连接在第一端子t1与参考端子vss之间的可调谐的第一电阻器r1以及经由第二开关s2连接在第二端子t2与参考端子vss之间的可调谐的第二电阻器r2。

电容器c1、c2例如被实现在第一设备和第二设备中。例如，电容器c1、c2的第一极板可以由第一设备所包括，并且电容器c1、c2的第二极板可以由第二设备所包括。因此，由电容器c1、c2建立的电容性耦合可以在如下意义上是可拆卸的：通过从第二设备移除第一设备，也从第二极板移除第一极板。具体地，图1的布置可以对应于可拆卸的电容性耦合的通信系统。

第一比较器cp1经由第一非反相输入和第一开关s1连接到第一端子t1并且经由第一反相输入和第二开关s2连接到第二端子t2。第二比较器cp2经由第二反相输入和第一开关s1连接到第一端子t1并且经由第二非反相输入和第二开关s2连接到第二端子t2。

前端fe1还包括经由第一检测器输入连接到第一比较器cp1的反相输出并且经由第二检测器输入连接到第二比较器cp2的反相输出的放电检测器dd1。放电检测器dd1的输出被耦合到后端be1。前端fe1还包括经由设置输入连接到第一比较器cp1的反相输出并且经由重置输入连接到第二比较器cp2的反相输出的组合触发器fc1。组合触发器fc1的输出被耦合到后端be1。

前端fe1还包括耦合到后端be1并且经由第一开关s1连接到第一端子t1的第一缓冲器b1。前端fe1还包括与第一反相器in1串联连接并且经由第二开关s2连接到第二端子t2的第二缓冲器b2。第一反相器in1被耦合到后端be1。

在图1中，还示出了具有另一前端fe2和另一后端be2的另一收发器电路。另一前端fe2包括连接到第一电容器c1(具体地连接到第一电容器c1的第二极板)的第三端子t3和连接到第二电容器c2(具体地连接到第二电容器c2的第二极板)的第四端子t4。另一前端fe2包括经由第三开关s3连接在第三端子t3与参考端子vss之间的第三电阻器r3和经由第四开关s4连接在第四端子t4与参考端子vss之间的第四电阻器r4。

第三比较器cp3经由第三非反相输入和第三开关s3连接到第三端子t3并且经由第三反相输入和第四开关s4连接到第四端子t4。第四比较器cp4经由第四反相输入连接到第四端子t4并且经由第四非反相输入连接到第四端子t4。

另一前端fe2包括经由第三检测器输入连接到第三比较器cp3的反相输出和经由第四检测器输入连接到第四比较器cp4的反相输出的另一放电检测器dd2。另一放电检测器dd2的输出耦合到另一后端be2。另一前端fe2包括经由另一重置输入连接到第三比较器cp3的反相输出和经由另一设置输入连接到第四比较器cp4的反相输出的另一组合触发器fc2。另一组合触发器fc2的输出耦合到另一后端be2。

另一前端fe2包括耦合到另一后端be2并且经由第三开关s3连接到第三端子t3的第三缓冲器b3。另一前端fe2还包括与第二反相器in2串联连接并且经由第四开关s4连接到第四端子t4的第四缓冲器b4。第二反相器in2耦合到另一后端be2。

开关s1、s2可以由后端be1控制，而开关s3、s4可以由另一后端be2控制。在示出的示例中，第一开关s1和第二开关s2处于将第一比较器cp1、第一电阻器r1、第二比较器cp2和第二电阻器r2分别连接到第一端子t1和第二端子t2的状态中。第一缓冲器元件b1、第二缓冲器元件b2以及第一反相器in1分别与第一端子t1和第二端子t2断开连接。

第三开关s3和第四开关s4处于将第三比较器cp3、第三电阻器r3、第四比较器cp4和第四电阻器r4分别连接到第三端子t3和第四端子t4的状态中。第三缓冲器元件b3、第四缓冲器元件b4以及第二反相器in2分别与第三端子t3和第四端子t4断开连接。因此，收发器电路处于接收器状态中，并且另一收发器电路处于发送器状态中。

收发器电路和另一收发器电路可以例如以调谐操作模式进行操作。另一后端be2生成表示调谐数据分组的输入信号tun。输入信号可以例如包括序文、有效负荷部分和冗余部分。序文可以包含交替的逻辑高位和逻辑低位的序列，即，交替的逻辑高周期和逻辑低周期的序列，逻辑高周期和逻辑低周期中的每个具有比特周期tbit的长度。冗余部分可以例如包含用于执行循环冗余校验的位。

借助于第三缓冲器b3，基于输入信号tun来生成第一调谐信号txp并将第一调谐信号txp提供到第三端子t3。借助于对输入信号tun进行反相并且借助于第四缓冲器b4，基于输入信号tun来生成第二调谐信号txn并将第二调谐信号txn提供到第四端子t4。因此，调谐信号txn、txp还表示调谐数据分组。前端fe1接收在第一端子t1处的第一接收器信号rxp和在第二端子t2处的第二接收器信号rxn。

其中，接收器信号取决于第一电容器c1和第二电容器c2的电容以及第一电阻器r1和第二电阻器r2的电阻。例如，对于接收器信号rxp、rxn的接收，电阻器r1、r2可以被设置为多个设置中的第一设置。例如在调谐模式初始循环中，第一设置可以例如对应于多个设置中的默认设置。

第一接收器信号rxp被供应到第一比较器cp1的第一非反相输入和第二比较器cp2的第二反相输入。第二调谐信号rxn被供应到第一比较器cp1的第一反相输入和第二比较器cp2的第二非反相输入。借助于对接收器信号rxp、rxn进行比较，第一比较器cp1和第二比较器cp2分别生成第一比较器信号sn和第二比较器信号rn。其中，第一比较器cp1和第二比较器cp2例如被偏置，使得第一比较器cp1和第二比较器cp2的反相输出分别在第一反相输入和第一非反相输入或第二反相和第二非反相输入处的信号相等的情况下输出逻辑高值。

比较器信号sn、rn分别被供应到放电检测器dd1的第一检测器输入和第二检测器输入。取决于比较器信号sn、rn，放电检测器dd1确定由电容器c1、c2和电阻器r1、r2建立的电容性耦合的放电时间是短于还是长于调谐数据分组的比特周期tbit。放电时间可以是电容器c1、c2上的电荷或跨电容器c1、c2的电压从对应于逻辑高的值下降到阈值(具体地，比较器cp1、cp2的阈值)以下的时间周期。如果放电时间短于比特周期tbit，则放电检测器dd1可以例如生成呈现逻辑高值的放电信号ddo，并且，如果放电时间长于比特周期tbit，则放电检测器可以例如生成呈现逻辑低值的放电信号ddo。放电信号ddo之后被供应到后端be1。

第一比较器信号sn例如被供应到组合触发器fc1的设置输入，并且第二比较器信号rn例如被供应到组合触发器fc1的重置输入。以这种方式，组合触发器fc1生成表示接收器数据分组的接收器输出信号rxo并将接收器输出信号rxo供应到后端be1。如果所描述的数据交换是成功的，则接收器输出信号rxo例如与输入信号tun是相同的或者在一定时间偏移上是相同的。即，接收器数据分组例如是与调谐数据分组相同的或者在一定时间偏移上是相同的。

然而，取决于用于电阻器r1、r2的设置，可能已经发生错误，从而导致接收器数据分组相对于调谐数据分组中的错误。因此，后端be1相对于调谐数据分组检查接收器数据分组是否有错误。取决于检查的结果，电阻器r1、r2可以被设置为多个设置中的第二设置或者默认设置。检查可以例如通过接收器数据分组与调谐数据分组的直接比较来执行。备选地或另外，检查可以借助于循环冗余校验来执行。对于关于调谐电阻器设置的方法的更多细节，参考例如图3和图4。

图2示出了根据改进的构思的收发器电路的实现方式内的信号的时序图。

示出了调谐信号txp、txn、接收器信号rxp、rxn、比较器信号rn、sn以及接收器输出信号rxo。具体地，示出了如由示出比特周期tbit的箭头指示的对应于序文的序文。第一调谐信号txp和第二调谐信号txn例如是彼此的反相的版本。无论何时第一调谐信号txp特征在于上升沿或下降沿，第一接收器信号rxp分别特征在于上升沿和下降沿。无论何时第二调谐信号txp特征在于上升沿或下降沿，第二接收器信号rxp分别特征在于上升沿和下降沿。

第一接收器信号rxp的每个上升沿跟随有指示第一电容器c1的正电荷或负电荷的放电的下降曲线。第一接收器信号rxp的每个下降沿跟随有指示第一电容器c1的负电荷或正电荷的放电的上升曲线。第二接收器信号rxn的每个上升沿跟随有指示第二电容器c2的正电荷或负电荷的放电的下降曲线。第二接收器信号rxn的每个下降沿跟随有指示第二电容器c2的负电荷或正电荷的放电的上升曲线。

由接收器信号rxp、rxn特征在于的下降曲线和上升曲线的形状取决于例如电阻器r1、r2的设置。在示出的示例中，放电时间短于比特周期tbit。

无论何时第二接收器信号rxn大于第一接收器信号rxp并且接收器信号rxp、rxn相等，第一比较器信号sn由第一比较器cp1生成并呈现逻辑高值。无论何时第一接收器信号rxp大于第二接收器信号rxn，第一比较器信号sn呈现逻辑低值。无论何时第一接收器信号rxp大于第二接收器信号rxn并且接收器信号rxp、rxn相等，第二比较器信号rn由第二比较器cp2生成并呈现逻辑高值。无论何时第一接收器信号rxp大于第二接收器信号rxn，第一比较器信号sn呈现逻辑低值。无论何时第二接收器信号rxn大于第二接收器信号rxn，第一比较器信号sn呈现逻辑低值。无论何时第二接收器信号rxn大于第二接收器信号rxp，第二比较器信号rn呈现逻辑低值。

接收器输出信号rxo由组合触发器fc1生成，其中，第一比较器信号sn用作设置信号，并且第二比较器信号rn用作针对组合触发器fc1的重置信号。因此，接收器输出信号rxo与调谐信号txp、txn在相应的时间偏移上是相同的。

在示出的示例中，数据交换是成功的，并且后端be1例如不会在相对于调谐数据分组对接收器数据分组的检查中发现错误。因此，在这样的情况下，电阻器r1、r2可以例如被设置为第二设置。

图3示出了根据改进的构思的用于对电阻器设置进行调谐的方法的实现方式的可视化。图3的上部分表示第一收发器trx1，下部分表示经由第一电容器c1和第二电容器c2电容性耦合到第一收发器trx1的第二收发器trx2。第一收发器trx1包括根据改进的构思的收发器电路，例如图1中示出的收发器电路。第二收发器trx2包括根据改进的构思的收发器电路，例如图1中示出的另一收发器电路。第一收发器trx1和第二收发器trx2以调谐操作模式进行操作。

图3中利用调谐信号txp、txn标记的框分别表示由第一收发器trx1和第二收发器trx2生成的调谐数据分组。利用接收器信号rxp、rxn标记的框分别表示由第一收发器trx1和第二收发器trx2接收的接收器数据分组。表示接收器数据分组的框中的标记代表针对第一电阻器r1和第二电阻器r2的设置和针对第三电阻器r3和第四电阻器r4的设置。其中，附图标记0表示默认设置。

以在上部分中的第一框开始，第二收发器trx2生成调谐数据包。之后，对应于下部分中的第一框，第一收发器trx1接收接收器信号rxp、rxn，其利用默认设置作为针对第一电阻器和第二电阻器的第一设置。第一接收器trx1之后基于接收器信号rxp、rxn来生成接收器数据分组。第一收发器trx1相对于调谐数据分组检查接收器数据分组是否有错误。在当前情况下，借助于检查没有发现错误，并且因此，第一电阻器r1和第二电阻器r2被设置为由附图标记1指示的第二设置。

之后，第一收发器trx1和第二收发器trx2可以说交换它们的角色。第一收发器trx1生成如由下部分上的第二框指示的调谐数据分组。第二收发器trx2接收接收器数据信号rxp、rxn，利用默认设置作为第一设置。第二收发器trx2基于接收器信号rxp、rxn来生成接收器数据分组并且相对于调谐数据分组检查接收器数据分组是否有错误。再次地，借助于检查没有发现错误，并且因此，第三电阻器和第四电阻器被设置为由附图标记1指示的第二设置。

在下面的循环中，第二收发器再次生成调谐信号txp、txn，并且第一收发器trx1接收接收器信号rxp、rxn，该时间利用先前循环的第二设置(即利用附图标记1指示的设置)作为第一设置。接收器数据分组的生成和检查如之前一样地被执行，并且再次借助于检查没有发现错误。因此，第一电阻器r1和第二电阻器r2被设置为由附图标记2指示的第二设置。

以相同的方式，第一收发器trx1和第二收发器trx2交替地生成调谐信号txp、txn并且交替地使用针对第一电阻器r1和第二电阻器r2以及第三电阻器r3和第四电阻器r4的多个设置中的不同设置分别接收接收器信号rxp、rx。在当前示例中，多个设置包括由附图标记0-7指示的八个不同的设置，包括默认设置。在当前示例中，对于多个设置中的被用作根据该方法的第一设置的设置中的全部，借助于对接收器数据分组的检查没有发现错误。

在多个设置中的所有设置已经以关于第一收发器trx1描述的方式被检查之后，选择针对第一电阻器r1和第二电阻器r2的最佳设置。第一收发器trx1生成表示结束数据分组的结束信号txdn1。结束数据分组包含与调谐数据分组相同的信息，并且可以例如包含额外的信息。额外的信息可以例如包括关于如下的信息：借助于对接收器数据分组的检查发现针对第一电阻器r1和第二电阻器r2的多个设置中的设置中的哪个有错误，并且发现设置中的哪个没有错误。额外的信息可以例如还包括关于最佳设置的信息。

在多个设置中的所有设置已经以关于第二收发器trx2描述的方式被检查之后，选择针对第三电阻器r3和第四电阻器r4的最佳设置。第二收发器trx2生成表示另一结束数据分组的另一结束信号txdn2。另一结束数据分组包含与调谐数据分组相同的信息，并且可以例如包含另外的额外的信息。另外的额外的信息可以例如包括关于如下的信息：借助于对接收器数据分组的检查发现针对第三电阻器r3和第四电阻器r4的多个设置中的设置中的哪个有错误，并且发现设置中的哪个没有错误。另外的额外的信息可以例如还包括关于最佳设置的信息。

图4示出了根据改进的构思的用于对电阻器设置进行调谐的方法的另一实现方式的另一可视化。

图3和图4的可视化的差别在于在图3中，根据该方法，对于用作第一设置的多个设置中的所有设置，借助于对接收器数据分组的检查没有发现错误。在图4中，这对于借助于第二收发器trx2对接收器信号rxp、rxn的接收保持不变。对于借助于第一收发器trx1对接收器信号rxp、rxn的接收，多个设置中的除了默认设置的所有设置导致相应检查中的错误。这由在相应框之间的从trx2到trx1的删除箭头指示。

关于图3，第二收发器trx2开始生成调谐数据分组。第一收发器trx1利用默认设置作为针对第一电阻器和第二电阻器的第一设置来接收接收器信号rxp、rxn。第一接收器trx1之后基于接收器信号rxp、rxn来生成接收器数据分组。第一收发器trx1相对于调谐数据分组检查接收器数据分组是否有错误。在当前情况下，借助于检查没有发现错误，并且因此，第一电阻器r1和第二电阻器r2被设置为由附图标记1指示的第二设置。

之后，第一收发器trx1生成调谐数据分组。第二收发器trx2利用默认设置作为第一设置来接收接收器信号rxp、rxn。第二收发器trx2基于接收器信号rxp、rxn来生成接收器数据分组并且相对于调谐数据分组检查接收器数据分组是否有错误。再次地，借助于检查没有发现错误，并且因此，第三电阻器和第四电阻器被设置为由附图标记1指示的第二设置。

在下面的循环中，再次地，第二收发器trx2生成调谐信号txp、txn，并且第一收发器trx1接收接收器信号rxp、rxn，这次利用先前循环的第二设置，即，利用附图标记1指示的设置，作为第一设置。接收器数据分组的生成和检查如之前一样地被执行。然而，这次，借助于检查发现错误。因此，第一电阻器r1和第二电阻器r2再次被设置为默认设置。

以相同的方式，第一收发器trx1和第二收发器trx2交替地生成调谐信号txp、txn并且交替地接收接收器信号rxp、rx。其中，对于被用作针对第三电阻器r3和第四电阻器r4的第一设置的多个设置中所有设置，借助于由第二收发器trx2的接收器数据分组的检查没有发现错误。另一方面，对于除了被用作针对第一电阻器r1和第二电阻器r2的第一设置的默认设置的多个设置中的每个设置，借助于由第一收发器trx1的检查发现错误。因此，每当第二次第一收发器trx1接收接收器信号rxp、rxn时，默认设置被用作第一设置。

归因于所描述的情况，第二收发器trx2已经在第一收发器已经检查了多个设置中的所有设置之前检查了多个设置中的所有设置几个循环。在剩余的循环中，在其期间第一收发器trx1继续检查剩余的设置，第二收发器trx2可以例如一直利用默认设置用于接收接收器信号rxp、rxn。在这些剩余的循环期间，第二收发器可以例如生成另外的结束信号txdn2，代替生成调谐信号txp、txn。

在已经以关于第一收发器trx1描述的方式检查了多个设置中的所有设置之后，第一收发器trx1生成结束信号txdn1。由结束信号txdn1包含的额外的信息可以例如包括关于如下的信息：借助于对接收器数据分组的检查发现针对第一电阻器r1和第二电阻器r2的多个设置中的设置中的哪个有错误，并且发现设置中的哪个没有错误。

图5示出了针对不同电阻器设置的根据时间的根据改进的构思的收发器电路的实现方式中的跨电容器的电压。

示出了表示根据时间t的跨例如第一电容器c1和/或第二电容器c2的电压v的曲线v1、v2、v3、v4。电阻器设置以及因此对应于曲线v1、v2、v3、v4的放电时间例如对于曲线v1、v2、v3、v4中的每个是不同的。调谐数据分组的比特周期tbit被指示在t轴上。虚水平线标记阈值，例如比较器cp1、cp2的阈值。比较器cp1、cp2可以例如不能够分辨小于阈值的电压差。

第一曲线v1对应于显著大于比特周期tbit的放电时间。第二曲线v2对应于稍微大于比特周期tbit的放电时间。第三曲线v3对应于稍微短于比特周期tbit的放电时间，并且第四曲线v4对应于显著短于比特周期tbit的放电时间。其中，放电时间对应于当相应曲线剪切虚线时的时间。

在最佳情况下，放电时间可以例如短于比特周期tbit，但是不是显著短于比特周期tbit。例如，第三曲线v3可以表示这样的情况。

图6示出了根据改进的构思的收发器电路的实现方式内的信号的另一时序图。

示出了第一调谐信号txp以及第一接收器信号rxp的三个版本，每个版本对应于第一电容器c1和/或第二电容器c2的不同放电时间。

第一接收器信号rxp的最高版本对应于显著大于比特周期tbit的放电时间。这导致信号的可忽略的失真。然而，这样的配置可以是不利的，因为其可能使数据交换中的个别位的分离复杂化。例如，如果两个逻辑高位彼此跟随，则位的分立可以是不可检测到的。

第一接收器信号rxp的中间版本对应于大约等于比特周期tbit的放电时间。这导致信号的显著失真。第一接收器信号rxp的最低版本对应于显著小于比特周期tbit的放电时间。这导致信号的很强的失真。

对于第一调谐信号txp和第一接收器信号rxp描述的内容对于第二调谐信号txn和第二接收器信号rxn以类似的方式成立。在最佳情况下，放电时间可以例如短于比特周期tbit，但是不是显著短于比特周期tbit。

图7示出了要在根据改进的构思的收发器电路中使用的放电检测器的实现方式。示出了放电检测器dd1，然而，还可以以相同的方式实现另一放电检测器dd2。

放电检测器dd1包括第一触发器ff1、第二触发器ff2和第三触发器ff3。另外，放电检测器dd1包括门g、第一延迟元件de1、第二延迟元件de2、第一放电反相器inv1和第二放电反相器inv2。

第一延迟元件de1被连接在第一检测器输入与第一触发器ff1的第一数据输入d1之间。第二延迟元件de2被连接在第二检测器输入与第二触发器ff2的第二数据输入d2之间。第一放电反相器inv1被连接在第二比较器输出与第一触发器ff1的第一时钟输入之间。第二放电反相器inv2被连接在第一比较器输出与第二触发器ff2的第二时钟输入之间。

在示出的示例中，门g例如被实现为nor门。门g的第一输入被连接到第一触发器ff1的第一反相输出并且门g的第二输入被连接到第二触发器ff2的第二反相输出

第三触发器ff3的第三数据输入d3被连接到门g的反相输出，并且第三触发器ff3的第三时钟输入c3被供应有由后端be1提供的样本信号smpl。

第一放电反相器inv1通过对第二比较器信号rn进行反相来生成第一时钟信号r，并且第二放电反相器inv2通过对第一比较器信号sn进行反相来生成第二时钟信号s。第一延迟元件de1通过使第一比较器sn信号延迟一定延迟生成延迟的第一比较器信号snd。第二延迟元件de2通过使第二比较器信号rn延迟一定延迟生成延迟的第二比较器信号rnd。其中，延迟可以是相对短的，例如可以是相当于比较器cp1、cp2的交换时间。

第一触发器ff1生成例如在第一反相输出处的第一触发器信号c，其中，第一时钟信号r对例如在第一时钟信号r的上升沿处的延迟的第一比较器信号snd进行采样。第二触发器ff2生成例如在第二反相输出处的第二触发器信号d，其中，第二时钟信号s对例如在第二时钟信号s的上升沿处的延迟的第二比较器信号rnd进行采样。

门g之后生成结果信号e，例如借助于nor组合将触发器信号c、d进行组合。第三触发器ff3借助于关于样本信号smpl的上升沿对结果信号e进行采样来生成例如在第三非反相输出q3处的放电信号ddo。

以所描述的方式，示出的放电检测器dd1生成指示在比特周期tbit与由第一电容器和第二电容器以及第一电阻器和第二电阻器建立的电容性耦合的放电时间之间的比率的放电信号ddo。在示出的示例中，放电信号ddo在放电时间短于比特周期tbit并且第三触发器ff3由样本信号smpl的上升沿触发时呈现逻辑高值。对于更多的细节，参考图8和图9的描述。

图8示出了要在根据改进的构思的收发器电路中使用的放电检测器dd1内的信号的时序图。放电检测器dd1可以例如对应于如图7所示出的实现的放电检测器dd1。

在图8中的示例中，放电时间短于比特周期tbit。另外，示出的信号序列对应于序文，其中，调谐信号txp、txn包含交替的逻辑高周期和逻辑低周期的序列，逻辑高周期和逻辑低周期中的每个具有比特周期tbit的长度。因此，比较器信号sn、rn特征在于逻辑高周期长于比特周期tbit并且逻辑低值短于比特周期tbit。延迟的比较器信号snd、rnd相对于比较器信号sn,rn被延迟例如由如图7中示出的延迟元件de1、de2定义的延迟。延迟可以例如被包含以避免在下降沿或上升沿处的采样。

时钟信号r、s是比较器信号rn、sn的反相版本并且借助于它们的上升沿对延迟的比较器信号snd、rnd进行采样。这可以例如借助于如图7中示出的第一触发器ff1和第二触发器ff2来执行。在放电时间短于比特周期tbit的当前情况下，延迟的比较器信号snd、rnd例如在采样的时刻处于逻辑高状态。因此，第一触发器信号c在第一时钟信号r的第一采样时刻从逻辑高被设置为逻辑低。类似地，第二触发器信号d在第二时钟信号s的第一采样时刻从逻辑高被设置为逻辑低。

触发器信号c、d借助于nor组合(例如通过门g)来组合，从而导致结果信号e在第一时钟信号r的第一采样时刻(即，当触发器信号c、d两者都已经呈现逻辑低值时)之后呈现逻辑高值。放电信号ddo保持处于逻辑低直到例如由后端be1生成的样本信号smpl特征在于例如逻辑高脉冲的上升沿。之后，样本信号smpl的上升沿例如借助于第三触发器ff3对结果信号e进行采样，从而使得放电信号ddo呈现逻辑高值。

因此，处于逻辑高状态的放电信号ddo指示放电时间短于比特周期tbit。

图9示出了要在根据改进的构思的收发器电路中使用的放电检测器内的信号的另一时序图。

关于图8，图9的示出的信号序列对应于调谐数据分组的序文，其中，调谐信号txp、txn包含交替的逻辑高周期和逻辑低周期的序列，每个具有比特周期tbit的长度。然而，与图8相反，在图9的情况下，放电时间大于比特周期tbit。因此，比较器信号rn、sn特征在于逻辑高周期与比特周期tbit一样长，并且逻辑低值与比特周期tbit一样长。

时钟信号r、s借助于它们的上升沿对延迟的比较器信号snd、rnd进行采样。在放电时间长于比特周期tbit的当前情况下，延迟的比较器信号snd、rnd例如在采样的时刻处于逻辑低状态。因此，第一触发器信号c和第二触发器信号d在整个示出的序列中保持处于逻辑高。

因此，结果信号e也在整个序列中保持处于逻辑低。当样本信号特征在于上升沿时，结果信号e被采样，从而导致放电信号ddo也保持处于逻辑低。因此，处于逻辑低状态中的放电信号ddo指示放电时间长于比特周期tbit。

附图标记

fe1、fe2前端

be1、be2后端

t1、t2、t3、t4端子

c1、c2电容器

r1、r2、r3、r4可调谐的电阻器

vss参考端子

cp1、cp2、cp3、cp4比较器

dd1、dd2放电检测器

fc1、fc2组合触发器

b1、b2、b3、b4缓冲器

tun输入信号

txn、txp调谐信号

rxp、rxn接收器信号

rn、sn比较器信号

rxo接收器输出信号

ff1、ff2、ff3、ff4触发器

g门

de1、de2延迟元件

inv1、inv2放电反相器

rnd、snd延迟的比较器信号

r、s时钟信号

c、d触发器信号

e结果信号

ddo放电信号

smpl样本信号

d1、d2、d3数据输入

c1、c2、c3时钟输入

q1、q2、q3输出

反相输出