分段式数模转换器以及模数转换器和系统的利记博彩app
【技术领域】
[0001] 本公开大体上设及电子电路和信号处理，并且更加具体地，设及一种分段式数模 转换器(DAC)和在ADC的反馈路径中包括分段式DAC的求和增量型（sigma-delta, Σ Δ )模数 转换器(ADC)。
【背景技术】
[0002] 图1是Σ Δ模数转换器(ADC)IO的示意图。一般而言，Σ AADCIO对输入模拟信号 ANAL0G_IN进行过采样，并且将过采样的模拟信号ANAL0G_IN转换为具有比过采样速率更低 的采样速率的输出数字信号DIGITAL_0UT;例如，采样速率可W等于或约等于奈奎斯特 (Nyquist)频率，并且过采样速率可W是采样速率的128倍。Σ AADCIO可W具有较低的复杂 度和成本，并且可W占用较小的面积，虽然与分辨率堪比的其他类型的ADC(例如，闪速、逐 次逼近)相比，提供的数字信号具有较高分辨率(例如，16位至24位）、较高信噪比（SNR)、和 较高线性度。
[0003] S AADC 10包括采样保持(SAH)电路12、组合器(在描述的实施例中的加法器）14、 环路滤波器16、N位量化器(例如，闪速ADC) 18、滤波器和抽取器20、和N位反馈DAC 22。并且， 环路滤波器16包括两个积分器24和26; Ξ个放大器28、30、和32，其具有相应的增益G1、G2、 和G3;W及组合器(在描述的实施例中的加法器)34。因为环路滤波器16包括两个积分器24 和26,所WADC 10可W称为二阶XAADC。
[0004] 仍然参照图1，对Σ Δ ADC 10的操作进行描述。
[000引SAH电路12 W明显高于(例如，高128倍)奈奎斯特频率的过采样速率对模拟输入信 号ANAL0G_IN进行过采样，该奈奎斯特频率是ANAL0G_IN的所感兴趣的最高频率分量的两 倍。
[0006] 在采样周期期间，SAH电路12生成输入模拟信号ANAL0G_IN的模拟采样S，并且组合 器14从该模拟采样S减去模拟反馈信号FE邸BACKW生成模拟差分或者误差信号E。
[0007] 滤波器16对模拟差分信号E进行滤波，并且量化器18将模拟滤波信号AF转换为具 有明显低于输出数字信号DIGITAL_0UT的分辨率(例如，16位至24位)的分辨率(例如，2位至 6位)的中间数字信号ID。因为在滤波器16内的电路装置可W在其输入范围的上下限处展现 出明显的非线性行为，所W量化器18可W限制其输出范围W防止运种非线性行为。例如，如 果量化器18是5位量化器，那么，其不是生成在0至31全范围上的信号ID，而是可W将ID的范 围限制为4至29;相似地，如果量化器是6位量化器，那么，其不是生成在0至63全范围上的信 号ID，而是可W将ID的范围限制为6至58。
[0008] 滤波器和抽取器20降低中间数字信号ID的采样速率，并且增加中间数字信号ID的 分辨率，W生成数字输出信号DIGITAL_0UT。
[0009] 并且，N位反馈DAC 22将中间数字信号ID转换为模拟反馈信号FE抓BACK,并且将 阳邸BACK提供到组合器14。
[0010] SAH电路12、组合器14、环路滤波器16、N位量化器18、滤波器和抽取器20和N位反馈 DAC 22针对输入模拟信号ANALOG_IN的每个后续采样S重复上面描述的操作序列。
[0011] 仍然参照图1，设想ADC 10的各种替代实施例。例如，环路滤波器16可W具有与所 描述的架构不同的架构。
[0012] 图1的Σ AADCIO存在的一个潜在问题是，输出数字信号DIGITAL_0UT可W具有对 于一些应用而言太低的信噪比（SNR)。
[001引例如，如果DAC 22是4位DAC，0SR是128,并且ADC 10所需的SNR是100地，那么DAC的 线性度需要超过100000/128分之Ulpart in 100000/128)，运是因为DAC非线性度与ADC输 入信号ANAL0G_IN直接相加。对于标准4位DAC 22而言，要实现运种高水平的线性度可能很 难，并且可能会明显增加 DAC 22的成本和复杂度。
[0014] 结果，为了确保反馈DAC 22是线性的，Σ AADC 10可W包括1位量化器18和1位反 馈DAC 22(即，N=l)。已知的是，1位DAC本质上是线性的，并且线性反馈DAC不会把非线性失 真加到输入采样S，并且因此不将非线性失真加到ADC输出信号DIGITAL_0UT。
[001引但是，包括1位量化器18和1位反馈DAC 22的ADC 10存在的一个潜在问题是，对于 一些应用而言，量化噪声的功率可能太高。虽然滤波器和抽取器20可W按照上面所描述的 滤除量化噪声，但是，因为量化噪声被从DIGITAL_0UT去除，从而实际上浪费了ADC 10生成 量化噪声所消耗的功率。
[0016] 而且，包括1位量化器18和1位反馈DAC 22的ADC 10存在的另一潜在问题是，用于 由组合器14、滤波器16、量化器18、和反馈DAC 22形成的环路的稳定裕度，对于一些应用而 言可能太低。
[0017] 为了克服量化噪声功率太高和用于环路的稳定裕度太低的问题，Σ AADC 10可W 包括多位(例如，4如< 6)量化器18和多位(例如，4如< 6)反馈DAC 22。
[0018] 但是遗憾的是，多位DAC 22可能具有非线性输出，并且因此，可能将非线性失真添 加到输入采样S从而添加到ADC输出信号DIGITAL_0UT。并且，运种非线性失真可W表征为， 减少了 DIGI TAL_0UT的SNR的噪声。
[0019] 图2是响应于线性斜坡数字输入信号而通过图1的相应线性版本的DAC 22生成的 模拟输出信号40和42的曲线。输出信号40由具有零输出偏移的线性多位第一版本的DAC 22 生成，并且输出信号42由具有非零输出偏移的线性多位第二版本的DAC生成。
[0020] 模拟输出信号40是线性的，运是因为，无论数字输入信号的值如何，第一版本的 DAC 22的增益都是恒定的。例如，对于为8的输入值，模拟输出信号40具有80毫伏的值，达到 80/8 = lOmV/ (最低有效位化SB))的增益。相似地，对于为12的输入值，模拟输出信号40具有 120mV的值，也达到120/12 = lOmV/LSB的增益。穿过模拟输出信号40的每个步骤的相同相 应点的直虚线44示出：对于数字输入值的整个范围，第一版本的DAC 22的增益是常数lOmV/ LSB。
[0021 ]而且，第一版本的DAC 22具有零输出偏移，运是因为，对于为0的输入值，模拟输出 信号40等于零。或者，换言之，第一版本的DAC 22具有零输出偏移，运是因为模拟输出信号 40的曲线在y = 0处与y轴相交。
[0022] 仍然参照图2,由于上面描述的原因，由第二版本的DAC 22生成的模拟输出信号42 也是线性的。
[0023] 但是，第二版本的DAC 22具有非零输出偏移，运是因为，对于为0的输入值，模拟输 出信号42等于非零值。因为对于为ο的输入值模拟输出信号42等于40mV，所W第二版本的 DAC 22的输出偏移是40mV。或者，换言之，第二版本的DAC 22具有40mV的输出偏移，运是因 为模拟输出信号42的曲线在y = 40mV处与y轴相交。
[0024] 参照图1和图2,可W从数学上表明，只要ADC 10的DAC 22生成具有恒定增益和偏 移的信号FE抓BACK，DAC就不会将任何非线性失真引入到信号FE抓BACK或者DIGITAL_OUT 中，即使DAC输出偏移不等于零。并且，当DAC 22的增益和偏移恒定时，环路滤波器16或者滤 波器和抽取器20，可W通过有效地将补偿增益或者偏移施加至DIGITAL_OUT，来补偿增益或 者偏移对输出数字信号DIGITAL_OUT可能具有的影响。例如，如果DAC 22偏移是40mV，那么 有效地，滤波器16或者滤波器和抽取器20可W将-40mV加到DIGITAL_Oirm抵消该偏移。或 者，例如，如果反馈DAC 22的增益是5,那么有效地，滤波器16或者滤波器和抽取器20可W通 过倍抵消反馈DAC的增益来减小DIGITAL_OUT。
[0025] 图3是响应于线性斜坡数字输入信号而通过图1的相应非线性版本的DAC 22生成 的模拟输出信号50和52的曲线。信号50由具有零输出偏移的非线性多位第一版本的DAC生 成，并且信号52由具有非零输出偏移的非线性多位第二版本的DAC生成。
[0026] 模拟输出信号50是非线性的，运是因为第一非线性版本的DAC 22的增益随数字输 入信号的值而变化。例如，对于为8的输入值，模拟输出信号50具有90mV的值，达到90/8 = 11.25mV/LSB的增益。但是对于为12的输入值，模拟输出信号50具有120mV的值，达到120/12 = 10mV/LSB的增益。观察运种非线性增益的另一种方式是:针对数字输入信号的每个LSB增 量，观察输出信号50的变化。例如，对于从3到4的输出信号的LSB增量，输出信号50增加了 20mV，运相当于20mV/LSB的增益。但是，对于从9到10输入信号的LSB增量，输出信号50增加 了仅仅5mV，运相当于5mV/LSB的增益，是对于从3到4的LSB增量的增益的25%。而且，DAC 22 的非线性度的另一指示是，穿过输出信号50的每个步骤的相同的相对点，无法绘出直线。
[0027] 而且，第一版本的非线性DAC 22具有零输出偏移，运是因为，对于为0的输入值，模 拟输出信号50等于零。
[0028] 由于上面描述的原因，由第二非线性版本的DAC 22生成的模拟输出信号52也是非 线性的。
[0029] 但是，第二非线性版本的DAC 22具有非零输出偏移，运是因为，对于为0的输入值， 模拟输出信号52等于非零值。因为对于为0的输入值模拟输出信号52等于40mV，所W第二非 线性版本的DAC 22的输出偏移是40mV。
[0030] 参照图1和图3,可W从数学上表明，如果ADC 10的DAC 22生成具有非恒定增益的 信号FE抓BACK,即，W非线性的方式，那么DAC会将非线性失真引入到信号FE抓BACK和 DIGITAL_OUT中，无论DAC输出偏移是否等于0。
[0031] 虽然该非线性失真可W表征为噪声并且作为噪声被处理，但是至少一些由非线性 失真导致的噪声在如此接近DIGITAL_OUT的采样频率的频率上，W致于使环路滤波器16或 者滤波器和抽取器20(图1)阻断所有该噪声但不阻断所感兴趣的频率（即，构成DIGITAL OUT的有用频谱的频率)是不切实际的甚至是不可能的。观察由非线性反馈DAC 22导致的非 线性失真产生的噪声的另一种方式是，其可W使量化噪声占用的频带接近DIGITAL_0UT的 所感兴趣的分量的频带或者实际上与此频带重叠。
[0032] 参照图1至图3,可W通过成形（shape)非线性失真噪声来减少或者消除由多位版 本的反馈DAC 22引入到DIGITAL_OUT中的非线性失真，从而使得可W从DIGITAL_OUT滤除非 线性失真，或者从而使得能够按照不使DIGITAL_OUT失真的方式来转换非线性失真。
[003引如下面描述的，如果反馈DAC 22是非线性多位溫度计式编码（thermometer-codecODAC，那么用于减少或者消除DAC所引入到DIGITAL_OUT中的非线性失真的一种技术， 是动态元素匹配(DEM)，诸如数据加权平均(DWA)。
[0034]图4是图1的非线性多位版本的DAC 22的示意图。
[003引该版本的DAC 22包括2N-1个电流源元件601至602%，其中N是输入至DAC的数字信 号的位数。在图4中示出的和下面描述的示例中，DAC 22是具有15个电流源元件601至6015的 4位溫度计式编码DAC(N = 4)。结果，电流源元件60的数量比数字输入信号可W采用的可能 值的总数量2^小1(运是因为，对于为零的输入值，不需要激活电流源元件）。在本示例中，因 为N = 4位数字输入信号可W采用的可能值的总数量是24=16,所W电流源元件60的数量等 于 16-1 = 15。
[0036] 理想地，每个电流源元件60具有相同的增益G，并且因此，生成相同电流I，与其他 电流源元件在激活时一样。在节点62处，将来自所有电流源元件60的电流I求和，并且所得 电流Ianalog_out是DAC 22的输出；如果DAC 22输出了电压,那么可W将电流Ianalog_out禪合至溫 度补偿阻抗(未在图4中示出生成输出电压VanalDg_DUt(未在图4中示出）。
[0037] 表1示出了在4位数字输入信号的值与电流源元件60中的被激活W生成Ianalog_out 的电流源元件之间的一种可能的直观对应关系。
[003引 表1
[0039]
[0040]
[0041 ] 参照图1、图2和图4，如果图4的4位溫度计式编码DAC 22是理想的，即，对于所有电 流源元件60增益G都相同并且由此电流I也都相同，那么DAC 22是线性的，并且对于线性斜 坡数字输入信号，Ianai〇g_〇ut是线性的，像信号40和42-样。运种理想的DAC 22可W描述为具 有匹配的电流源元件，或者，更加简洁地说，匹配元件。
[0042] 遗憾的是，溫度计式编码DAC极少(如果有的话)是理想的。即，一个电流源元件的 增益GW及由该一个电流源元件生成的电流，通常与其他电流源元件中的至少一个的增益 W及由该其他电流源元件中的至少一个生成的电流不同，即使仅仅是略有不同。
[0043] 例如，参照图1、图3和图4，如果图4的4位溫度计式编码DAC22是非理想的，即，电流 源元件6〇1具有增益Gi并且生成电流Ii，电流源元件6〇2具有增益G2并且生成电流12，电流源 元件603具有增益G3并且生成电流I3,W此类推，那么DAC 22是非线性的，并且对于线性斜 坡数字输入信号，Ianaleg_eut是非线性的，像信号50和52-样。运种非理想DAC 22可W描述为 具有失配的电流源元件，或者，更加简洁地说，失配元件。
[0044] 参照图4和表1，可W看出，例如，电流源元件6〇1对于数字输入信号的除了0之外的 所有值都是激活的，电流源元件602对于数字输入信号的除了0和1之外的所有值都是激活 的，并且电流源元件6015仅仅对于数字输入信号的1111二进制值是激活的。
[004引因此，例如由元件601引入的非线性度的分量具有比例如由元件6015引入的非线性 度的分量高得多的频率;结果，虽然可W滤除由低编号的元件60(例如，6化、6化、和603)引入 的非线性度的分量，但是由于其更低频率的影响，滤除由高编号的元件60(例如，6化3、6014、 和6015)引入的非线性度的分量是不切实际的或者不可能的。
[0046] 仍然参照图1、图4和表1，作为动态元素匹配(DEM)的子集的数据加权平均(DWA)， 是一种用于有效地减少或者消除非线性溫度计式编码DAC 22引入到其输出信号FE抓BACK 中并且引入到ADC 10输出信号DIGITAL_0UT中的非线性失真的技术。
[0047] 一般而言，DAC 22通过W相同的数量的次数平均地激活DAC 22的每个元件60与其 他元件60中的每一个来实施DWA。即，DAC 22有效地记录元件60中的每一个已经激活的次 数，并且对于所有元件60,努力维持该次数相同，或者接近相同。例如，DAC 22可W针对每个 元件60保持相对+/-计数(relative+/-count)。在详细描述的示例中，当前具有最高激活次 数的元件60的计数可W是0,并且其他元件60的计数可W是-1W及更低。DAC 22按照将所有 元件60的计数维持为0或者接近为0的序列来激活元件60。例如，如果输入数字信号具有值 0001、0001、0001的序列，那么，按照表1，DAC 22不是激活元件6〇1(并且去激活元件6〇2至 6化5)达Ξ次连续采样，而是可W序列性地激活(并且去激活下元件:激活6〇1(去激活602 至6015)，激活6〇2 (去激活60谢60连6015)，并且激活6〇3 (去激活6〇1、60沸60适6015)。
[0048] 可W从数学上表明，DWA明显地降低了非线性多位溫度计式编码DAC 22引入到 阳抓BACK和DIGITAL_0UT中的非线性度的水平，或者从阳邸BACK和DIGITAL_0UT完全消除了 该非线性度。
[0049] 再次参照图1，DWA通过将DAC 22的非线性度的频率分量位移（shift)为远足够高 于针对DIGITAL_0UT的所感兴趣的频带，从而使得环路滤波器16、或者滤波器和抽取器20可 W滤除非线性度频率分量，来实现运点。
[0050] 具体地，环路滤波器16或者滤波器和抽取器20有效地平均了由DAC 22引入的非线 性度，从而使得非线性度表现根据W下方程式将恒定误差引入至ADC 10的归一化增益α。
[0051] (1)
[0052] 其中
.是误差项，并且ex,其可W为正或者为负，是元件60χ的理想增益 G与实际增益Gx之差。
[0053] 但是，如上面所描述的，因为DAC 22的所得增益ka(k是标量，当乘W归一化增益α 时，产生实际增益)是恒定的，所WDAC 22将少量的非线性度或者没有将非线性度加到其输 出信号阳邸BACK或者加到ADC 10输出信号DIGITAL_0UT