电路组件及其制造方法
【技术领域】
[0001]本发明涉及具有电磁屏蔽功能的电路组件及其制造方法。
【背景技术】
[0002]公知有在电路板上安装多个电子部件，搭载在各种电子设备中的电路组件。在这种电路组件中，一般采用具有防止电磁波向组件外部泄漏和电磁波从外部侵入的电磁屏蔽功能的结构。
[0003]另外，随着安装在电路组件内的电子部件的多样化、高功能化，也提出多种用来防止这些多个电子部件间的电磁干扰的方法。例如，在专利文献1中记载了一种电路组件，贯通模塑树脂层而到达电路基板的隙缝形成于电路基板上的两个电子部件之间，在隙缝内填充有导电性树脂。另外，在专利文献2中记载了一种组件，电路块1之间的屏蔽导体壁是通过安装在电路基板上的多个导体部件，或者，填充在形成于模塑树脂上的槽中的导体膏或导体涂料而形成的。
[0004]现有技术文献
[0005]专利文献1:日本特开2010-225620号公报
[0006]专利文献2:日本特开2012-019091号公报
[0007]专利文献3:日本专利5466785号专利公报
[0008]专利文献4:日本专利5576542号专利公报
【发明内容】
[0009]发明所要解决的课题
[0010]但是，在专利文献1所述的结构中，在贯通模塑树脂层的隙缝的形成中采用切割法(dicing)，因此，隙缝的形状限于直线，无法形成曲折或者有分支的隙缝。内部屏蔽体的形状受到制约，部件的安装布局存在限制。另外，在切割法中，不能高精度地控制隙缝的深度，因此，隙缝底部与隙缝正下方的配线层的电接触变得困难。
[0011]另一方面，在专利文献2所述的结构中，由安装在电路基板上的多个导体部件构成屏蔽导体壁，因此，不能控制因部件数量和安装工数的增加所引起的生产成本上升。
[0012]另外，在专利文献2中记载有，通过模塑树脂的激光加工来形成填充有导体膏或导体涂料的槽。在该方法中，通过调整激光的强度形成上述槽，但是，如果激光强度过高，则不能避免对基板上的配线所造成的破坏，如果激光强度过低，则模塑树脂的加工效率下降不能确保生产性，因此，存在难以设定最佳的激光强度这样的问题。
[0013]因此，在专利文献3中公开了一种方法:在槽部(该文献的符号41)的形成中使用激光，依照导体图案形成槽部，从而不会烧断金属层(该文献的符号11)而形成屏蔽部(该文献的符号2)。
[0014]在专利文献4中公开了一种电路组件，具有从密封体的主面朝着安装面凹陷的槽状的沟槽，上述沟槽在两端部以比在上述两端部之间延伸的沟槽的部分浅的方式形成(该文献的权利要求5等)。根据专利文献4的结构，具有能够防止翘曲和变形的优点。
[0015]但是，在专利文献4的结构中，在沟槽变浅的部分，存在对电磁波的屏蔽性比沟槽没有变浅的部分差这样的问题。
[0016]另外，作为现有技术文献中未公开的课题有，在将复合基板进行单片化(拆解成各个组件)之前的阶段形成屏蔽体内部分隔壁的情况下，为了使用于形成屏蔽体内部分隔壁而加工的槽在单片化时不从预定切割线突出，必须解决上述课题。
[0017]鉴于以上的情况，本发明的目的在于，提供一种电路组件及其制造方法，该电路组件的屏蔽体形状的设计自由度高，能够保护基板上的配线不受激光照射的影响，确保配线层与屏蔽体之间的电连接，并且能够抑制翘曲和变形，与专利文献4的结构相比，能够提高对电磁波等的屏蔽性。对于其他的课题和效果，根据后述发明的详细说明将会更加明确。
[0018]用于解决课题的方法
[0019]为了达到上述目的，本发明的一个方式的电路组件包括:配线基板、多个电子部件、密封层和导电性屏蔽体。
[0020]上述配线基板具有:包括第一区域和第二区域的安装面；依照上述安装面的第一区域与第二区域的边界形成的导体图案。
[0021]上述多个电子部件被安装在上述第一区域和上述第二区域。
[0022]上述密封层采用绝缘性材料构成，覆盖上述多个电子部件。上述密封层具有依照上述边界形成的、且至少一部分达到上述导体图案的最表层的深度的槽部。
[0023]上述导电性屏蔽体具有:覆盖上述密封层的上表面的第一屏蔽部；覆盖上述密封层的侧面的第二屏蔽部；和设置于上述槽部中且与上述导体图案电连接的第三屏蔽部(屏蔽体内壁)。
[0024]上述第三屏蔽部具有:依照上述导体图案形成的，其起始端或者终端与所述第二屏蔽部连接，且向所述配线基板的水平方向弯曲的辅助屏蔽部。
[0025]另外，本发明的一个实施方式的电路组件的制造方法包括:准备配线基板的工序，该配线基板形成有依照安装面上的第一区域与第二区域的边界形成的、且与安装面的相反侧的端子面电连接的导体图案。
[0026]在上述导体图案的表面形成Au或者Ag层。
[0027]在上述第一区域与上述第二区域中安装多个电子部件。
[0028]在上述安装面形成用覆盖上述电子部件的绝缘性材料构成的密封层。
[0029]对上述密封层的表面照射激光，由此在上述密封层依照上述边界形成上述导体图案的最表层的至少一部分露出的深度的槽部。
[0030]在上述槽部内填充导电性树脂，用导电性树脂覆盖上述密封层的外表面来形成导电性屏蔽体。
【附图说明】
[0031]图1是本发明的实施方式的电路组件的平面图。
[0032]图2是图1的“A”- “A”线方向截面图。
[0033]图3是上述电路组件的主要部分的放大截面图。
[0034]图4是说明上述电路组件的制造方法的图。
[0035]图5是说明上述电路组件的制造方法的图，(A)是表示电子部件的配置工序的平面图，(B)是其主要部分截面图。
[0036]图6是说明上述电路组件的制造方法的图，(A)是表示密封层的形成工序的平面图，(B)是其主要部分截面图。
[0037]图7是说明上述电路组件的制造方法的图，㈧是表示半切工序的平面图，⑶是其主要部分截面图。
[0038]图8是说明上述电路组件的制造方法的图，(A)是表示槽部的形成工序的平面图，(B)是其主要部分截面图。
[0039]图9是说明上述电路组件的制造方法的图，㈧是表示导电性屏蔽体的形成工序的平面图，(B)是其主要部分截面图。
[0040]图10是说明上述电路组件的制造方法的图，(A)是表示单片化工序的平面图，(B)是其主要部分截面图。
[0041]图11是本发明的实施方式的辅助屏蔽部的详细图。
[0042]图12是现有技术的电路组件的平面图。
[0043]图13是现有技术的电路组件的截面图，(a)是图12的B_B断面，(b)是C_C断面。
[0044]图14是现有技术的电路组件的截面图，是D-D截面图。
【具体实施方式】
[0045]本发明的一个实施方式的电路组件包括配线基板、多个电子部件、密封层和导电性屏蔽体。
[0046]上述配线基板具有:包括第一区域与第二区域的安装面；依照上述安装面的第一区域与第二区域的边界形成的、且最表层用Au或Ag构成的导体图案。
[0047]上述多个电子部件安装在上述第一区域与上述第二区域中。
[0048]上述密封层覆盖上述多个电子部件，由绝缘性材料构成。上述密封层具有依照上述边界形成的、且至少一部分达到上述导体图案的最表层的深度的槽部。
[0049]上述导电性屏蔽体具有:覆盖上述密封层的上表面的第一屏蔽部；覆盖上述密封层的侧面的第二屏蔽部；和设置于上述槽部中的与上述导体图案电连接的第三屏蔽部。
[0050]上述第三屏蔽部具有其起始端或终端与所述第二屏蔽部连接，且向所述配线基板的水平方向弯曲的辅助屏蔽部。
[0051]上述导体图案的最表层用Au (金)或Ag(银)构成，因此，与Cu等其他金属相比，相对于例如Nd:YAG激光(波长1064nm)等的激光具有高的反射率。因此，在使用上述激光形成树脂层的槽部的情况下，能够有效地保护导体图案，使其不因激光的照射而导致导体图案烧坏或者断裂。由此，能够确保导体图案与设置于槽部中的第三屏蔽部的电连接，并且能够将槽部形成任意的形状，因此，屏蔽部形状的设计自由度提高。
[0052]上述配线基板还可以具有设置于上述安装面的相反侧的、与上述导体图案电连接的端子面。
[0053]由此，能够隔着电子设备的控制基板将导体图案与接地电位连接，因此，能够提高第三屏蔽部的屏蔽特性。
[0054]上述配线基板也可以包括覆盖安装面且具有使导体图案的最表层的至少一部分露出的开口部的绝缘性的保护层。
[0055]由此，能够容易地在导体图案的表面形成Au或Ag层。另外，利用上述保护层能够提高密封层在安装面上的密接性(紧贴性)。
[0056]上述导体图案既可以由用Au或Ag形成的单层构造构成，也可以用两种以上的金属的层叠体构成。典型的是，导体图案包括由Cu(铜)构成的第一金属层和形成于上述第一金属层表面的由Au或Ag构成的第二金属层。由此，能够以比较低廉的成本构成配线基板，并且能够有选择地在所需区域形成Au或Ag层。
[0057]上述导体图案也可以在上述第一金属层与上述第二金属层之间配置由熔点比Cu高的金属材料构成的第三金