驱动电路的延迟控制电路、驱动电路以及其操作方法
【技术领域】
[0001]本发明一般地涉及半导体技术领域，更具体地，涉及驱动电路及其操作方法。
【背景技术】
[0002]在许多应用中使用包括两个串联连接的开关的驱动电路。在这样的驱动电路中，由于可能的功耗、升高的工作温度和/或可能的故障，串联连接的开关均处于导通或击穿的状态，这种情况是需要关注的。为了防止击穿，在开关的相继0N时间内插入先断后通延迟从而确保在一个开关导通之前，另一个开关截止。这种延迟带来了进一步的问题，因为过度的延迟可能会降低效率而延迟不足则可能出现击穿。
【发明内容】
[0003]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种驱动电路，包括:第一开关和第二开关，所述第一开关和所述第二开关串联连接，所述第一开关包括第一控制端，所述第二开关包括第二控制端；延迟生成电路，连接至所述第一控制端和所述第二控制端，所述延迟生成电路被配置为根据输入信号和所述第一开关和所述第二开关的相继0N时间之间的延迟而交替地导通所述第一开关和所述第二开关；以及延迟控制电路，连接至所述第一控制端和所述第二控制端，所述延迟控制电路被配置为:存储所述延迟的设置，和根据存储的设置、所述第一控制端处的第一电压以及所述第二控制端处的第二电压控制所述延迟生成电路，以生成所述延迟。
[0004]在该驱动电路中，所述延迟控制电路还被配置为:根据所述第一电压和所述第二电压确定是否调节所述存储的设置，响应于调节所述存储的设置的第一判定，调节所述存储的设置，以及响应于不调节所述存储的设置的第二判定，保持所述存储的设置不变。
[0005]在该驱动电路中，所述第一判定表示所述第一开关和所述第二开关的死区情况或击穿情况，以及所述第二判断表示所述第一开关和所述第二开关无死区情况和无击穿情况。
[0006]在该驱动电路中，所述延迟控制电路没有与所述第一开关和所述第二开关之间的输出节点直接电连接。
[0007]在该驱动电路中，所述延迟控制电路包括:第一电路，被配置为响应于所述输入信号从第一状态至第二状态的第一转换，控制所述延迟生成电路以生成所述第一开关的0N时间和所述第二开关的相继0N时间之间的第一延迟；以及第二电路，被配置为响应于所述输入信号从第二状态至第一状态的第二转换，控制所述延迟生成电路以生成所述第二开关的0N时间和所述第一开关的相继0N时间之间的第二延迟，其中，所述第一电路被配置为独立于所述第二电路工作从而控制独立于所述第二延迟的所述第一延迟。
[0008]在该驱动电路中，所述第一电路被配置为:存储所述第一延迟的第一设置，和根据存储的第一设置、所述第一电压和所述第二电压，控制所述延迟生成电路以生成所述第一延迟，以及所述第二电路被配置为:存储所述第二延迟的第二设置，和根据存储的第二设置、所述第一电压和所述第二电压，控制所述延迟生成电路以生成所述第二延迟。
[0009]在该驱动电路中，所述延迟控制电路包括:信号预处理电路，被配置为由所述第一电压和所述第二电压生成以下信号:第一死区信号，对应于在所述输入信号从第一状态至第二状态的第一转换时，所述第一开关和所述第二开关的死区情况，第一击穿信号，对应于在所述第一转换时所述第一开关和所述第二开关的击穿情况，第二死区信号，对应于在所述输入信号从所述第二状态至所述第一状态的第二转换时，所述第一开关和所述第二开关的死区情况，第二击穿信号，对应于在所述第二转换时所述第一开关和所述第二开关的击穿情况。
[0010]在该驱动电路中，所述延迟控制电路还包括:延迟调节确定电路，连接至所述信号预处理电路并且被配置为生成以下信号:响应于所述第一死区信号或所述第一击穿信号的第一延迟调节信号，所述第一延迟调节信号表示是否调节第一延迟的第一设置，在所述第一转换时由所述延迟生成电路生成介于所述第一开关的0N时间和所述第二开关的相继0N时间之间的所述第一延迟，以及响应于所述第二死区信号或所述第二击穿信号的第二延迟调节信号，所述第二延迟调节信号表示是否调节第二延迟的第二设置，在所述第二转换时由所述延迟生成电路生成介于所述第二开关的0N时间和所述第一开关的相继0N时间之间的所述第二延迟。
[0011]在该驱动电路中，所述信号预处理电路还被配置为在将所述第一死区信号、所述第一击穿信号、所述第二死区信号以及所述第二击穿信号输出至所述延迟调节确定电路之前，加宽所述第一死区信号、所述第一击穿信号、所述第二死区信号以及所述第二击穿信号的脉宽。
[0012]在该驱动电路中，所述延迟控制电路还包括:延迟存储和调节电路，连接至所述延迟调节确定电路并且被配置为存储所述第一设置和所述第二设置，响应于所述第一延迟调节信号的第一电平，调节所述第一设置，而响应于所述第一延迟调节信号的第二电平，保持所述第一设置不变，以及响应于所述第二延迟调节信号的第一电平，调节所述第二设置，而响应于所述第二延迟调节信号的第二电平，保持所述第二设置不变。
[0013]根据本发明的另一方面，提供了一种延迟控制电路，包括:信号预处理电路，包括:第一输入端和第二输入端，被配置为连接至相应的第一开关和第二开关的相应的第一控制端和第二控制端，所述第一开关和所述第二开关被配置为根据输入信号的相应的第一状态和第二状态而交替导通，第一输出端，被配置为输出在所述输入信号从所述第一状态至所述第二状态的第一转换时，对应于所述第一开关和所述第二开关的死区情况的第一死区信号，和第二输出端，被配置为输出在所述第一转换时对应于所述第一开关和所述第二开关的击穿情况的第一击穿信号；第一锁存器，包括:第一输入端，连接至所述信号预处理电路的第一输出端，第二输入端，连接至所述信号预处理电路的第二输出端，和输出端；第一逻辑电路，包括:第一输入端，连接至所述第一锁存器的第一输入端，第二输入端，连接至所述第一锁存器的第二输入端，和输出端；以及第一计数器，包括:控制输入端，连接至所述第一锁存器的输出端，时钟输入端，连接至所述第一逻辑电路的输出端，和输出端，被配置为输出在所述第一转换时介于所述第一开关的0N时间和所述第二开关的相继0N时间之间的第一延迟的第一设置。
[0014]在该延迟控制电路中，所述第一逻辑电路包括:或门，包括:第一输入端和第二输入端，限定所述第一逻辑电路的相应的第一输入端和第二输入端，和输出端；以及延迟元件，包括:输入端，连接至所述或门的输出端，和输出端，限定所述第一逻辑电路的输出端。
[0015]在该延迟控制电路中，所述信号预处理电路还包括:第三输出端，被配置为输出在所述输入信号从所述第二状态至所述第一状态的第二转换时，对应于所述第一开关和所述第二开关的死区情况的第二死区信号，和第四输出端，被配置为输出在所述第二转换时，对应于所述第一开关和所述第二开关的击穿情况的第二击穿信号；所述延迟控制电路还包括:第二锁存器，包括:第一输入端，连接至所述信号预处理电路的第三输出端，第二输入端，连接至所述信号预处理电路的第四输出端，和输出端；第二逻辑电路，包括:第一输入端，连接至所述第二锁存器的第一输入端，第二输入端，连接至所述第二锁存器的第二输入端，和输出端；以及第二计数器，包括:控制输入端，连接至所述第二锁存器的输出端，时钟输入端，连接至所述第二逻辑电路的输出端，和输出端，被配置为输出在所述第二转换时介于所述第二开关的0N时间和所述第一开关的相继0N时间之间的第二延迟的第二设置。
[0016]在该延迟控制电路中，所述第二逻辑电路包括:或门，包括:第一输入端和第二输入端，限定所述第二逻辑电路的相应的第一输入端和第二输入端，和输出端；以及延迟元件，包括:输入端，连接至所述或门的输出端，和输出端，限定所述第二逻辑电路的输出端。
[0017]在该延迟控制电路中，所述信号预处理电路还包括:非对称反相器的至少一个级联，连接至所述信号预处理电路的第一输出端、第二输出端、第三输出端和第四输出端中的至少一个。
[0018]在该延迟控制电路中，所述非对称反相器的至少一个级联包括:第一非对称反相器，包括第一 η沟道金属氧化物半导体(NM0S)晶体管和第一 ρ沟道金属氧化物半导体(PM0S)晶体管，所述第一 NM0S晶体管强于所述第一 PM0S晶体管，以及第二非对称反相器，包括第二 NM0S晶体管和第二 PM0S晶体管，所述第二 PM0S晶体管强于所述第二 NM0S晶体管，所述第一非对称反相器和所述第二非对称反相器串联连接。
[0019]在该延迟控制电路中，所述信号预处理电路还包括:第一非反相缓冲器，包括:输入端，连接至所述信号预处理电路的第一输入端，和输出端；第一反相器，包括:输入端，连接至所述信号预处理电路的第一输入端，和输出端；第二非反相缓冲器，包括:输入端，连接至所述信号预处理电路的第二输入端，和输出端；第二反相器，包括:输入端，连接至所述信号预处理电路的第二输入端，和输出端；第三非反相缓冲器，包括:输入端，连接至所述信号预处理电路的第二输入端，和输出端；以及第三反相器，包括:输入端，连接至所述第三非反相缓冲器的输出端，和输出端。
[0020]在该延迟控制电路中，所述信号预处理电路还包括:第一与门，包括:第一输入端，连接至所述信号预处理电路的第一输入端，第二输入端，连接至所述第二反相器的输出端，第三输入端，连接至所述第三非反相缓冲器的输出端，和输出端，连接至所述信号预处理电路的第一输出端；第二与门，包括:第一输入端，连接至所述第一反相器的输出端，第二输入端，连接至所述第二非反相缓冲器的输出端，第三输入端，连接至所述第三非反相缓冲器的输出端，和输出端，连接至所述信号预处理电路的第二输出端；第三与门，包括??第一输入端，连接至所述第一非反相缓冲器的输出端，第二输入端，连接至所述第二反相器的输出端，第三输入端，连接至所述第三反相器的输出端，和输出端，连接至所述信号预处理电路的第三输出端；第四与门，包括:第一输入端，连接至所述第一反相器的输出端，第二输入端，连接至所述信号预处理电路的第二输入端，第三输入端，连接至所述第三反相器的输出端，和输出端，连接至所述信号预处理电路的第四输出端。
[0021]根据本发明的又一方面，提供了一种操作包括串联连接的第一开关和第二开关的驱动电路的方法，所述方法包括:监测用于当前周期内所述第一开关和所述第二开关的击穿情况和死区情况的相应的所述第一开关和所述第二开关的控制端处的第一电压和第二电压；响应于所述当前周期内存在所述击穿情况或所述死区情况，在后续周期内调节介于所述第一开关和所述第二开关的相继0N时间之间的延迟的