警报输出电路的利记博彩app
【技术领域】
[0001] 本发明设及内置于智能功率模块内的警报输出电路。
【背景技术】
[0002] 智能功率模块是指将功率半导体元件与其栅极驱动电路或保护电路等一并模块 化而成的模块。图4中示出了内置于智能功率模块内的警报输出电路的现有例。 智能功率模块中的报警因素例如具有如下情况等：栅极驱动电路等中的电源电压下降(UV :Under Voltage:欠压）、IGBT等功率器件的过电流（OC :0ve;r Qirrent)、该功率器件过 热（OH :0ver化at)、过电压（OV :0ver Voltage)等。运些警报因素的产生通过未图示的各 个检测电路来检测出。从各检测电路输出的检测信号分别经由所对应的端子Tl、T2、T3及 T4而输入至或电路1。
[0003] 图5(a)中示出了某个警报因素的检测信号。该H(高）电平的检测信号经由或电 路1而启动锁存定时器2。在该锁存定时器2的定时动作期间警报因素消失的情况下，该锁 存定时器2在计时结束时刻解除信号的输出，但在该计时结束时刻还残留有某个警报因素 的情况下，持续输出信号直到该警报因素消失。锁存定时器2在其动作时，输出如图5(b) 所示例那样的H(高）电平的信号TM。 锁存定时器2的输出信号TM驱动输出晶体管3的栅极。因此，图5(C)所示的L(低） 电平的脉冲信号从被电阻4上拉的输出端子巧作为警报信号ALM输出。
[0004] 另一方面，在专利文献1中公开了一种装置，该装置具备：各个脉冲发生电路，该 各个脉冲发生电路根据各警报因素的产生来产生频率不同的脉冲信号；W及或电路，该或 电路输入有从各脉冲发生器输出的脉冲信号。根据该装置，根据从上述或电路输出的脉冲 信号的频率来识别所发生的警报因素。
[0005] 另外，专利文献2的图2中示出了具有与图4所示的上述警报输出电路相同结构 的现有例。此外，在该专利文献2的图1中公开了一种技术，该技术将表示有无产生多个警 报因素的数字数据输入到解码器，通过将从该解码器输出的数据与预先设定的警报因素检 测数据进行对照，来识别所产生的警报因素。
[0006] 此外，专利文献3中公开了一种装置，该装置具备各个信号输出电路，该各个信号 输出电路分别根据各警报因素的产生来产生不同脉冲宽度的脉冲信号。根据该装置，在产 生警报因素时，基于从与该警报因素相对应的信号输出电路输出的脉冲信号的脉冲宽度来 识别出该警告因素。 现有技术文献 专利文献
[0007] 专利文献1 :日本专利特开平11-17508号公报 专利文献2 :日本专利特开平10-267977号公报 专利文献3 :日本专利特开平8-70580号公报
【发明内容】
发明所要解决的技术问题
[0008] 从图4所示的警报输出电路输出的警报信号ALM虽然示出了产生了某种警报因 素，但并不示出警报因素是什么，因此具有无法直接应对警报因素的缺点。 另外，专利文献1、3所记载的装置虽然能识别出所产生的警报因素，但需要并联配置 与警报因素的数量相对应数量的处理电路，因此结构复杂，成本较高。
[0009] 专利文献1、3所记载的装置也具有在同时产生多个警报因素的情况下无法应对 的问题。 也就是说，在专利文献1所设及的装置中，在同时产生了多个警报因素的情况下，频率 不同的多个信号相互重叠而成的频率不明的信号被输出，因此难W基于频率来识别警报因 素。 另外，在专利文献3所设及的装置中，在同时产生多个警报因素的情况下，脉冲宽度不 同的多个脉冲信号被输出到共同的线上，因此具有最长脉冲宽度的脉冲信号将其他脉冲信 号遮住，其结果是，仅能识别出脉冲宽度最长的脉冲信号所对应的警报因素。
[0010] 另一方面，根据专利文献2的图1所示的结构，虽然能够同时应对多个警报因素的 产生，但输出端子的数量只有一个是不够的，而需要多个输出端子。集成电路中，大多情况 下一般端子的安排都会费脑筋，因此在不合理地增加端子数的情况下，必须使用整个行列 上的封装。然而，若使用整个行列上的封装，则在成本及尺寸（物理性空间）方面将产生问 题。
[0011] 因此，本发明的目的在于实现一种警报输出电路而不会一味地增大电路规模，该 警报输出电路能基于从一个输出端子输出的警报信号来应对同时产生多个警报因素的情 况，。 用于解决技术问题的手段
[0012] 本发明通过如下的警报输出电路来达成上述目的，该警报输出电路分别将智能功 率模块中的多个警报因素有无产生作为逻辑值来进行输入，并基于该逻辑值来通知外部所 述报警因素的产生，该警报输出电路包括： 数字/模拟转换器，该数字/模拟转换器中输入由与各所述警报因素有关的逻辑值构 成的数字数据，并输出与该数字数据相对应的电压；化及电压控制振荡器，该电压控制振荡 器输出与所述数字/模拟转换器的输出电压相对应的频率的信号。
[0013] 作为实施方式，还可具备：锁存定时器，该锁存定时器在产生了所述警报因素中的 任一个时被启动；W及求出所述电压控制振荡器的输出信号与表示所述锁存定时器正在工 作中的信号的逻辑与的电路。 作为其他实施方式，还可具备采样/保持电路，该采样/保持电路根据采样/保持信号 使所述数字/模拟转换器的输出电压通过或保持，所述电压控制振荡器输出与所述采样/ 保持电路的输出电压相对应的频率的信号。 该情况下，能够将表示所述锁存定时器正在工作中的信号与选择是否对所述采样/保 持电路输入所述采样/保持信号的选择信号的逻辑与作为所述采样/保持电路的所述采样 /保持信号。 发明效果
[0014] 本发明具备：数字/模拟转换器，该数字/模拟转换器中输入由与各警报因素有关 的逻辑值构成的数字数据，并输出与该数字数据相对应的电压；化及电压控制振荡器，该电 压控制振荡器输出与该数字/模拟转换器的输出电压相对应的频率的信号，因此能够实现 一种警报输出电路而不会一味地增大电路规模，该警报输出电路能基于从一个输出端子输 出的警报信号来应对同时产生多个警报因素的情况。
【附图说明】
[0015] 图1是表示本发明所设及的警报输出电路的一个实施方式的电路图。 图2是表示实施方式所设及的警报输出电路在非优先模式时的动作的时序图。 图3是表示实施方式所设及的警报输出电路在优先模式时的动作的时序图。 图4是表示警报输出电路的现有例的电路图。 图5是表示现有例所设及的警报输出电路的动作的时序图。
【具体实施方式】
[0016] W下，参照附图来说明本发明的实施方式。 图1中示出了智能功率模块（W下简称作IPM)中内置的本发明所设及的警报输出电 路的一个实施方式，图2示出了其时序图。此外，该图1中对与图4所示的要素相同的要素 附加相同的标号。 该警报输出电路具备图4所示的或电路1、锁存定时器2、输出晶体管3W及上拉电阻 4,此外，还具备：数字/模拟转换器（W下简称作D/A转换器）5、采样/保持电路（W下简 称作S/H电路）6、电压控制振荡器（W下简称作VC0) 7、与电路8W及与电路9。
[0017] 本实施方式中，为了简化说明，将IPM的警报因素设为：栅极驱动电路等中的电源 电压下降（UV)、IGBT等功率器件的过电流（OC)、该功率器件过热（OH)W及过电压（OV)运 四种情况，但本发明并不限于此。 运些警报因素UV、0C、0H、OV的产生通过未图示的各个检测电路来检测出。各检测电 路在检测到产生警报因素时输出(高）"电平的检测信号。
[001引上述各检测电路的输出的逻辑值作为四比特的数字数据Dl0JV)、D2 (OC)、D3 (OH)、D4(0V)经由端子T1、T2、T3、T4输入至D/A转换器5中。因此，从该D/A转换器5输出与该 数字数据Dl~D4相对应的电压V。该D/A转换器5可W使用各种形式的转换器，本实施方 式中，使用利用电阻来对经由端子T6输入的参考电压VR进行分压的阶梯电阻型的转换器。 该D/A转换器5的输出电压V被输入至S/H电路6。
[0019] 上述四比特的数字数据Dl~D4也被输入至或电路1。 因此，若数字数据Dl~D4中的某个逻辑值为"H"，则通过该或电路1将锁存定时器2 启动，其结果是，从该锁存定时器2输出如图2化）所示那样的"H"电平的信号TM。 如上所示，在该锁存定时器2的定时动作期间警报因素消失的情况下，该锁存定时器 2在计时结束时刻解除信号的输出，但在该计时结束时刻还残留有某个警报因素的情况下， 持续输出信号直到该警报因素消失。
[0020] S/H电路6在非保持时输出跟随输入电压V的电压，在保持时保持并输出输入电压 V。VC07输入S/H电路6的输出电压，并产生与该电压相对应的频率的脉冲信号0SC。 与电路8的一个输入端子与VC07的输出端子相连接，其另一个输入端子与锁存定时器 2的输出端子相连接，另外，其输出端子与输出晶体管3的栅极相连接。与电路9的一个输 入端子与后述的端子T7相连接，其另一个输入端子与锁存定时器2的输出端子相连接，另 夕F，其输出端子与S/H电路6的保持信号输入端子相连接。
[0021] 接着，参照下述真值表及图2来说明本实施方式所设及的警报输出电路的动作。
[0022] 对使最开始产生的警报因素优先的"优先模式"与不使最开始产生的警报因素优 先的"非优先模式"中的某个进行选择的模式选择信号从未图示的控制电路输入至上述端 子T7。该模式选择信号在"优先模式"时及"非优先模式"时分别表示"H"电平及"L(低）" 电平。首先，对模式选择信号为"L"电平的情况、即选择了 "非优先模式"的情况下的动作 进行说明。
[002引该情况下，从与电路9的输出端子输出的采样/保持信号甜S变为"L"电平，因 此，S/H电路6不进行保持动作。因此，从S/H电路6输出跟踪D/A转换器5的输出电压V 的电压。 如上述表所示，D/A转换器5的输出电压V根据上述数字数据Dl~D4的逻辑值而从VO变化至V15,因此该VC07的输出信号OSC的频率也从FO变化至F15。此外，D/A转换器 5的输出电压V(V0~V15)变得低于所述参考电压VR。另外，若设为上述表中为i<j，则 电压Vi、Vj为Vi&