信号传送电路及其操作方法
【专利说明】信号传送电路及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年4月4日提交的申请号为10-2014-0040561的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的示例性实施例涉及一种用于经由多个信号传输线来传送信号的信号传送电路及其操作方法。
【背景技术】
[0004]通常，随着技术发展，半导体存储器件工业已经被挑战来增大操作速度并且降低功耗。
[0005]半导体存储器件输出或接收若干比特的数据。例如，16,32或64比特的数据可以被同时传送以改善存储器件和系统的性能。为了同时输出多个比特的数据，需要包括数据输出缓冲器和与每个输出比特相对应的数据传输线的电路。
[0006]当数据在半导体存储器件中传送时，具有在电源电压和接地电压之间的全摆幅(full swing)的信号经由数据传输线传送。由于半导体存储器件包括大量的数据传输线，所以当数据经由数据传输线传送时电流损耗可增大。随着半导体存储器件的尺寸增大，数据传输线的数量增大。由于数据传输线被设置在半导体存储器件的外围区中，所以线路负载元件增加。此外，由于具有全摆幅的数据经由数据传输线传送，所以线路负载元件被进一步地增加。当数据经由数据传输线传送时，数据传输线的线路负载元件可以阻挡数据的高速传送操作并增大电流损耗。
【发明内容】
[0007]本发明的示例性实施例针对一种信号传送电路及其操作方法，其用于通过降低信号电压电平来减少信号传输线的电流损耗。
[0008]根据本发明的一个不例性实施例，一种信号传送电路可以包括:信号输入单元，其适于产生与第一电压电平和第二电压电平相对应的输入信号；传送控制单元，其适于响应于控制信号来控制传送节点的驱动路径，以及响应于输入信号、基于驱动路径来选择性地将传送节点驱动至第二电压电平或者比第一电压电平高的第三电压电平；以及输出控制单元，其适于响应于控制信号而通过基于传送节点的电压电平驱动输出节点、或者保持输出节点的之前电压电平来将输出信号输出。
[0009]当控制信号被去激活时，传送控制单元可以在阻断传送节点的下拉路径同时将传送节点上拉驱动至第三电压电平；以及当控制信号被激活时，传送控制单元可以在阻断传送节点的上拉路径的同时响应于输入信号来阻断下拉路径、或者将传送节点下拉驱动至第二电压电平。
[0010]第一电压电平可以比电源电压电平低，以及第二电压电平可以是接地电压电平，以及第三电压电平可以是电源电压电平。
[0011]信号输入单元可以包括:输入驱动单元，其适于接收初始输入信号并且驱动第一输入节点；以及输入传送单元，其适于响应于控制信号来将与第一输入节点的电压电平相对应的信号作为输入信号来传送。
[0012]传送控制单元可以包括:下拉驱动单元，其适于当输入信号具有第一电压电平时将传送节点下拉驱动至第二电压电平，以及当输入信号具有第二电压电平时阻断传送节点的下拉驱动；电平初始化单元，其适于当控制信号被去激活时将输入信号初始化至第二电压电平；以及上拉驱动单元，其适于当控制信号被去激活时将传送节点上拉驱动至第三电压电平。
[0013]传送节点可以当控制信号被激活并且传送节点的下拉驱动被阻断时保持其当前的电压电平。
[0014]输出控制单元可以包括:输出驱动单元，其适于通过将传送节点的电压电平反相来驱动输出节点；以及信号输出单元，其适于当控制信号被激活时将与输出节点的电压电平相对应的输出信号输出，而当控制信号被去激活时，将与输出节点的之前电压电平相对应的输出信号输出，而与传送节点的电压电平无关。
[0015]信号输出单元可以包括:输出传送单元，其适于响应于控制信号来判断是否将输出节点的信号作为输出信号传送；以及输出锁存单元，其适于锁存从输出传送单元传送的信号，其中，当控制信号被激活时，信号输出单元将从输出传送单元传送的信号作为输出信号输出，而当控制信号被去激活时，信号输出单元将输出锁存单元的锁存信号作为输出信号输出。
[0016]输入驱动单元可以包括:第一 NMOS晶体管，其适于在电源电压端子与第一输入节点之间形成源极-漏极路径，以及经由其栅极来接收初始输入信号；以及第二NMOS晶体管，其适于在第一输入节点与接地电压端子之间形成源极-漏极路径，以及经由其栅极来接收初始输入信号的反相信号，其中，输入驱动单元将经由第一 NMOS晶体管和第二 NMOS晶体管传送的第一输入节点的信号传送至输入传送单元。
[0017]上拉驱动单元可以包括第一 PMOS晶体管，其在电源电压端子与传送节点之间形成源极-漏极路径，以及经由其栅极来接收控制信号。
[0018]下拉驱动单元可以包括第三NMOS晶体管，其在接地电压端子与传送节点之间形成源极-漏极路径，以及经由其栅极来接收输入信号。
[0019]电平初始化单元可以包括第四NMOS晶体管，其在第二输入节点与接地电压端子之间形成源极-漏极路径，以及经由其栅极来接收控制信号的反相信号。
[0020]输出驱动单元可以包括:第二 PMOS晶体管，其适于在电源电压端子与输出节点之间形成源极-漏极路径，以及经由其栅极来接收传送节点的信号；第五NMOS晶体管，其适于在接地电压端子与输出节点之间形成源极-漏极路径，以及经由其栅极来接收传送节点的信号。
[0021]根据本发明的另一个示例性实施例，一种信号传送电路的操作方法可以包括:产生与第一电压电平和第二电压电平相对应的输入信号；当控制信号被去激活时，在阻断传送节点的下拉驱动路径的同时将传送节点上拉驱动至比第一电压电平高的第三电压电平；当控制信号被激活时，在阻断传送节点的上拉驱动路径的同时响应于输入信号来阻断下拉驱动路径、或者将传送节点下拉驱动至第二电压电平；当控制信号被激活时，通过反相并驱动传送节点的电压电平来确定输出节点的电压电平；以及当控制信号被去激活时，保持输出节点的电压电平，而与传送节点的电压电平无关。
[0022]第一电压电平可以比电源电压电平低，以及第二电压电平可以是接地电压电平，以及第三电压电平可以是电源电压电平。
[0023]阻断下拉驱动路径或者下拉驱动传送节点可以包括:当输入信号为第一电压电平时将传送节点下拉驱动至第二电压电平，以及当输入信号为第二电压电平时阻断传送节点的下拉驱动路径。
[0024]上拉驱动传送节点可以包括:将输入信号初始化至第二电压电平，以及响应于初始化的输入信号来阻断传送节点的下拉驱动路径。
[0025]在确定输出节点的电压电平时输出节点的电压电平可以被锁存，以及在保持输出节点的电压电平时输出节点的锁存电压电平可以被输出。
[0026]根据本发明的另一个示例性实施例，一种信号传送电路的操作方法可以包括:经由输入节点来接收与第一电压电平和第二电压电平相对应的输入信号；在控制信号的激活时段期间，当输入信号被采样为第一电压电平时，将输出节点上拉驱动至比第一电压电平高的第三电压电平；在控制信号的激活时段期间，当输入信号被采样为第二电压电平时，将输出节点下拉驱动至第二电压电平；在上拉驱动输出节点之后，在控制信号的去激活时段期间，将输出节点保持至第三电压电平；以及在下拉驱动输出节点之后，在控制信号的去激活时段期间，将输出节点保持至第二电压电平。
[0027]所述方法还可以包括在输出节点的上拉驱动期间，阻断输出节点的下拉驱动路径，以及在输出节点的下拉驱动期间，阻断输出节点的上拉驱动路径。
【附图说明】
[0028]图1是图示根据本发明的一个示例性实施例的信号传送电路的电路图。
[0029]图2是图示图1中所示的信号传送电路的详细电路图。
[0030]图3是根据本发明的一个示例性实施例的信号传送电路的时序图。
【具体实施方式】
[0031]以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分地传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中直接对应于相似的部分。
[0032]附图并非按比例绘制，并且在一些情况下，可能夸大比例以清楚地示出实施例的特征。在本说明书中，使用了特定的术语。使用术语来描述本发明，而不是用于限制意义或者限定本发明的范围。
[0033]应当注意的是，在本说明书中，“和/或”表示包括布置在“和/或”之前和之后的一个或多个部件。此外，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还