可作为电子开关操作的电子电路的利记博彩app
【技术领域】
[0001] 本公开通常涉及一种电子电路，并且更具体地，涉及一种可作为电子开关操作的 电子电路。
【背景技术】
[0002] 电子开关广泛地用于汽车、工业、消费电子产品或者家庭应用中的不同类型电子 电路中。按照惯例，诸如功率MOSFET(金属氧化物场效应晶体管）或者功率IGBT(绝缘栅 双极型晶体管）的功率晶体管用作电子开关。可利用具有不同电压阻断能力（诸如在几十 V和几百V之间的电压阻断能力）的那些功率晶体管。电压阻断能力依赖于功率晶体管的 具体设计。也就是，对于每一个电压阻断能力来讲，需要具体设计和专门制造工艺。而且， 导通电阻（其是导通状态下功率晶体管的电阻）随着电压阻断能力的增加而增加。
【发明内容】
[0003] -个实施例涉及电子电路。该电子电路包括配置成接收输入电压的输入节点，以 及在第一负载节点和第二负载节点之间的负载路径。该电子电路还包括第一晶体管器件和 n个第二晶体管器件，其中n多1。第一晶体管器件和n个第二晶体管器件的负载路径串联 连接，从而形成电子器件的负载路径。第一晶体管器件和n个第二晶体管器件中的每一个 都具有耦合至电子电路输入节点的驱动节点，并且n个第二晶体管器件中的每一个都具有 耦合至电子电路的负载路径的驱动节点。
【附图说明】
[0004] 下文参考附图解释实例。附图用于图示某些原理，以使仅图示了理解这些原理所 必须的方面。附图不是按比例的。在附图中，相同参考符号表示相似特征。
[0005] 图1图示了包括第一晶体管器件和n(其中n=4)个第二晶体管器件的电子电路 的一个实施例。
[0006] 图2a_2b示出了图1中所示电子电路中电压限制元件的两个不同实施例。
[0007] 图3图示了包括第一晶体管器件和仅一个（n= 1)第二晶体管器件的电子电路的 实施例。
[0008] 图4图示了图1中所示电子电路的修改。
[0009] 图5图示了包括第一晶体管器件和n个第二晶体管器件的电子电路的另一实施 例。
[0010] 图6图示了包括第一晶体管器件、n个第二晶体管器件和与第一晶体管器件和第 二晶体管器件的负载路径并联连接的另外的电压限制元件的电子电路的实施例。
[0011] 图7示出了包括至少一个齐纳二极管的电压限制元件的一个实施例。
[0012] 图8示出了包括至少一个晶体管的电压限制元件的一个实施例。
[0013] 图9图示了包括第一晶体管器件和n个第二晶体管器件的电子电路的另一实施 例。
[0014] 图10图示了包括第一晶体管器件和n个第二晶体管器件的电子电路的另一实施 例。
[0015] 图11图示了包括第一晶体管器件和n个第二晶体管器件的电子电路的再另一实 施例。
【具体实施方式】
[0016] 在下文的具体描述中，参考附图。附图形成描述的一部分且借助于图示示出了其 中可以实践了本发明的具体实施例。将会理解，本文中描述的各实施例的特征可彼此组合， 除非另外具体说明。
[0017] 图1示出了可用作电子开关的电子电路10的一个实施例。电子电路10包括配置 成接收输入电压Vin的驱动节点101，和在第一负载节点102和第二负载节点103之间的负 载路径。第一晶体管器件1和至少一个第二晶体管器件2r2n具有其在电子电路10的第一 负载节点102和第二负载节点103之间串联连接的负载路径。具有第一晶体管器件1和至 少一个第二晶体管器件2^2』^负载路径的串联电路形成电子电路10的负载路径。
[0018] 图1中所示的电子电路10包括n个第二晶体管器件2「2n，其中n= 4。然而，这 仅是实例。可根据其中使用电子电路10的期望的应用选择第二晶体管器件2^2^^数量。 通常，电子电路10包括一个或多个第二晶体管器件2r2n，即n彡1。
[0019] 图1中，各个第二晶体管器件2「2n、这些第二晶体管器件2「2n的节点、这些第二 晶体管器件2「2n的参数以及与这些第二晶体管器件2「2n相关联的电子器件具有相同参考 符号，其仅下脚标不同，在图1所示实施例中，其是1、2、3或者n。下文中，当解释适用于第 二晶体管器件2i-2n*的每一个时或者当在各个第二晶体管器件2r2n之间的差别不是必要 的时，将使用不带有下脚标的参考符号。
[0020] 第一晶体管器件1包括第一负载节点12和第二负载节点13,其中第一晶体管器 件1的负载路径是第一负载节点12和第二负载节点13之间的电气路径。等效地，第二晶 体管器件2中的每一个都包括第一负载节点22和第二负载节点23,其中每一个第二晶体管 器件2的负载路径都是第一负载节点22和第二负载节点23之间的电气路径。而且，第一 晶体管器件1包括驱动节点11，并且第二晶体管器件2中的每一个都包括驱动节点21。
[0021] 根据一个实施例，第一晶体管器件1和第二晶体管器件2中的每一个是常断晶体 管器件。使用常断的器件代替常通器件在电子电路的总导通电阻方面可能是有益的。参考 下文解释，总导通电阻基本上对应于各个第一和第二晶体管器件的导通电阻的和。通常，可 实施导通电阻比具有与常断器件相同的电压阻断能力和芯片大小的可比的常通器件低的 常通器件。由此，当使用常断器件时，可利用较低导通电阻实施具有期望的电压阻断能力和 期望的芯片大小的电子电路。然而，电子电路10不限于利用常断器件来实施。代替地，可 将第一晶体管器件1和/或第二晶体管器件2实施为常通器件。此处在下文中进一步更详 细地对此进行解释。
[0022] 在图1中所示的实施例中，第一晶体管器件1和第二晶体管器件2中的每一个都 是n型增强MOSFET。然而，这仅是实例。代替n型增强MOSFET，也可使用其他类型常断 MOSFET或者IGBT。如果将第一晶体管器件1和第二晶体管器件2实施为MOSFET，则这些晶 体管器件1、2的驱动节点11、21是栅极节点，第一负载节点是源极节点，并且第二负载节点 是漏极节点。
[0023] 在图1中所示的实施例中，第二晶体管器件2i_2n具有其串联连接的负载路径，使 得第二晶体管器件2i-2n*的一个（诸如第二晶体管器件2 ^具有连接到第一晶体管器件1 的第二负载节点13的第一负载节点22:，并且其他第二晶体管器件中的每一个（诸如晶体 管器件2 2-2n)具有其连接到串联电路中相邻的第二晶体管器件的第二负载节点的第一负 载节点22 2-22n。也就是，第二晶体管器件22具有连接到第二晶体管器件2i的第二负载节 点23:的第一负载节点22 2，第二晶体管器件23具有连接到第二晶体管器件2 2的第二负载 节点232的第一负载节点22 3，等等。
[0024] 根据一个实施例，第一晶体管器件1的负载路径连接在电子电路10的第一负载节 点102和具有第二晶体管器件2^2^^串联电路之间。在图1中所示的实施例中，第一晶体 管器件1的第一负载节点12连接至电子电路10的第一负载节点102并且具有第二晶体管 器件2r2n的串联电路连接在第一晶体管器件1的第二负载节点13和电子电路10的第二 负载节点103之间。第二晶体管器件2中一个的第二负载节点，即第二晶体管器件2 n的第 二负载节点23"连接至电子电路10的第二负载节点103。
[0025] 参考图1，第一晶体管器件1具有耦合至电子电路10的输入节点101的驱动节点 11，并且第二晶体管器件2r2n中的每一个都具有耦合至电子电路10的输入节点101的各 自驱动节点21i-21n。特别是，第一晶体管器件1和第二晶体管器件2i-2n*的每一个都具 有耦合至电子电路10的输入节点101的各自驱动节点ll、21i-21n，使得在电子电路10的 导通状态下，第一晶体管器件1和第二晶体管器件2i-2n中的每一个都基于输入节点101处 接收的输入电压Vin接收驱动电压。此处在下文中更详细地解释在导通状态下电子电路10 的操作。在图1中所示的实施例中，第一晶体管器件1的驱动节点11直接连接至输入节点 101，并且第二晶体管器件2中的每一个的驱动节点21都通过整流器元件3连接至输入节 点101。在图1中所示的实施例中，各个整流器元件3被实施为二极管，特别是双极型二极 管。在图1中所示的具体实施例中，每一个二极管3的阳极节点（阳极端子）连接至输入 节点101，并且每一个二极管3的阴极节点（阴极端子）连接至对应第二晶体管器件2的驱 动节点。
[0026] 而且，第二晶体管器件2中的每一个的驱动节点21耦合至电子电路10的负载路 径。特别是，每一个第二晶体管器件2的驱动节点21耦合至电子电路10的负载路径，使得 在电子电路10断开状态下，每一个第二晶体管器件2的驱动电压VG2都由至少一个其他晶 体管器件的负载路径电压VL1、VL2管理。此处在下文中更详细地解释处于断开状态下的电 子电路操作。"至少一个其他晶体管器件"是第一晶体管器件1或者除了接收驱动电压的第 二晶体管器件2之外的第二晶体管器件2。根据一个实施例，每一个第二晶体管器件2的 驱动节点21通过电压限制元件4连接至负载路径。这些电压限制元件4的每一个都可以 包括一个齐纳二极管41，如图2A中所示，或者可以包括串联连接的多个齐纳二极管41、42、 4n，如图2B中所示。尽管将电压限制元件4绘制为图1中的单个齐纳二极管，然而，这些电 压限制元件4中的每一个都可包括串联连接的两个或更多个齐纳二极管。在一个电压限制 元件4中串联连接的齐纳二极管的数量限定了电压限制元件4的击穿电压。此处在下文中 更详细地对此进行解释。
[0027