基于锁存器的单调斜坡信号发生装置及方法
【技术领域】
[0001]本发明涉及的是一种固态集成电路设计领域中的CMOS(互补金属氧化物半导体)图像传感器的技术，具体是一种使用锁存器去传输启动信号进而产生单调斜坡信号的装置及方法。
【背景技术】
[0002]在常规的CMOS图像传感器中，VRAMP(单调斜坡电压信号)通常被用作读出电路的比较基准电压。VRAMP信号常常必须横跨整个芯片，以便提供必要的参考电压给所有的读出电路。所以斜坡讯号产生电路模块需要被用来生成一个通用的VRAMP信号。该VRAMP信号发生器的性能是至关重要的，因为VRAMP信号的质量直接影响的CMOS图像传感器的性能。一个线性度差的VRAMP信号会造成CMOS图像传感器非线性的增益，而一个具有较强的电源干扰毛刺的VRAMP信号将导致图像丢失位效果，既极大地影响了 CMOS图像传感器的图像质量。
[0003]在固态集成电路，制造面积和功耗是关键。具有低功耗，小的版图设计区域的VRAMP信号发生器是自然需要的。此外，实现低噪音，低干扰毛刺和良好线性度但是同时拥有小的版图区域或功率消耗的VRAMP信号发生器难度更高。
[0004]经过对现有技术的检索发现，中国专利文献号CN101179272公开(公告)日2008.05.14，公开了一种斜坡波发生电路和AD变换器，该技术包含:在每个一定时间中发生一定电荷的电荷供给部；蓄积从上述电荷供给部发生的电荷并变换为电压的积分电路；以及将衰减了上述积分电路的输出电压的噪声值的电压输出到输出端子的衰减部。但该技术由于采用了使用放大器积分器，使得其噪声较大；相应为了减低噪音，该技术需要适配体积较大的积分器电容，从而导致整体器件的体积以及非均匀的压降难以满足工业需要。
【发明内容】
[0005]本发明针对现有技术存在的上述不足，提出一种基于锁存器的单调斜坡信号发生装置及方法，通过逻辑均匀分布的基础电流单元使用锁存器去传输启动信号进而产生一单调斜坡信号，且其斜率、频率和单调斜坡信号的偏移量可以被编程，调整和通过外部信号所控制。
[0006]本发明是通过以下技术方案实现的:
[0007]本发明涉及一种基于锁存器的单调斜坡信号发生装置，具体为斜坡电压发生器，包括:电流单元模块、负载模块和控制模块，其中:斜坡电压发生器的VRAMP输出端分别与电流单元模块和负载模块相连，控制模块接收控制信号并分别向电流单元模块和负载模块输出电流单元模块控制信号和负载控制信号。
[0008]所述的电流单元模块包括若干电流源区块构成的斜坡生成部分和偏移量生成部分。
[0009]所述的斜坡生成部分包括一电流单元阵列，该电流单元阵列包括基本电流单元阵列和锁存器链，其中:每个基本电流单元有两个输入端，分别接收电流单元使能信号和电流单元偏置信号；锁存器链中除了第一级锁存器之外，每个锁存器的输入即为前一级锁存器的输出。
[0010]用于对VRAMP输出端施加偏移的偏移量生成部分中包括一个由若干基础电流单元组成的电流单元阵列，该偏移量生成部分中的电流单元使能信号和电流单元偏置信号均可由电流单元模块控制信号独立控制。
[0011]所述的电流单元模块中所有基础电流单元均由电流单元模块控制信号单独控制且输出端与VRAMP输出端相连。
[0012]本发明涉及上述斜坡电压发生器的斜坡信号发生方法，包括:
[0013]I)通过锁存器在斜坡生成部分中传输斜坡使能信号，从而在所述斜坡电压发生器的输出端调整单调斜坡信号的斜率；
[0014]2)调整所述斜坡电压发生器的输出端的输出信号的偏置大小或偏置类型。
【附图说明】
[0015]图1为本发明结构示意图。
[0016]图2是电流单元模块的结构示意图。
[0017]图3是基础电流单元的结构示意图。
【具体实施方式】
[0018]下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
实施例1
[0019]如图1所示，本实施例斜坡电压发生器10包括:电流单元模块12、负载模块14和控制模块16，其中:斜坡电压发生器10的VRAMP输出端11分别与电流单元模块12和负载模块14相连，该斜坡电压发生器由控制信号13实现对其内部所有的功能模块的控制。
[0020]所述的电流单元模块12包括若干电流源区块，这些电流源区块为了不同的目的，分为两种类型的:分别是斜坡生成部分15和偏移量生成部分18。在电流单元模块12中所有的电流区段应是逻辑上的均匀分布的，但在物理性质上在电流单元模块12电源流单元链段可以是以任何顺序或排列。
[0021]所述的负载模块14的总的等效电阻负载可以通过改变负载控制信号19实现。负载变化可以是二进制加权的变化，并且可以使用负载控制信号19来编程调整。
[0022]所述的控制信号13包含模拟和/或数字形式的控制指令并作为控制模块16的输入，该控制模块16分别输出电流单元模块控制信号17和负载控制信号19，对应控制电流单元模块12和负载模块14。
[0023]所述的电流单元模块控制信号17和负载控制信号19可以是任何模拟和/或数字形式的控制指令。
[0024]如图2所示，斜坡生成部分15中包括了一个电流单元阵列21，该电流单元阵列21包括基础电流单元22阵列和锁存器链23。
[0025]每个基础电流单元22有两个输入端:电流单元使能信号28和电流单元偏置信号27。
[0026]在锁存器链23中，除了第一级锁存器29之外，每个锁存器29的输入即为前一级锁存器29的输出26。
[0027]斜坡初始信号25输入到第一级锁存器29中，每级锁存器29均由斜坡时钟信号24控制。
[0028]所述的锁存器链23中的锁存器29可采用任何具有两个稳定状态并可以保持和储存当前状态的器件。
[0029]所述的锁存器29可以是单边或双边取样锁存器29，也可以是上升沿或下降沿触发。
[0030]所述的斜坡生成部分15中的电流单元阵列21的每个电流单元使能信号28即为锁存器链23的每级锁存器的对应输出。
[0031]用于对VRAMP输出端11施加偏移的偏移量生成部分18中包括一个由若干基础电流单元22组成的电流单元阵列21，该偏移量生成部分18由于没有锁存器链，因此其中的电流单元使能信号28和电流单元偏置信号27均可由电流单元模块控制信号17分别单独控制，故而可以通过调整偏移量生成部分18中的电流单元使能信号28和电流单元偏置信号27实现对所生成偏移量的幅值和时序的控制。
[0032]上述电流单元模块12中所有基础电流单元22均由电流单元模块控制信号17单独控制且输出端与VRAMP输出端11相连。
[0033]此外，如图3所示，为基础电流单元22的具体结构。本实施例为简化起见，采用PMOS晶体管作为电流单元偏压晶体管31和电流单元选择晶体管32。在不同的应用和用途情况下，电流单元偏压晶体管31和电流单元选择晶体管32的类型和尺寸可以相应调整。
[0034]为实现进一步抑制卩栄音，上述基础电流单兀22中可以进一步增加串联的晶体管，并构成共源共栅电流镜结构。
[0035]所述的电流单元偏压晶体管31的源极与电源电压36相连，电流单元偏压晶体管31的漏极与电流单元选择晶体管32的源极相连，电流单元选择晶体管32的漏极与VRAMP输出端11相连，电流单元偏压晶体管31和电流单元选择晶体管32的栅极分别通过电流单元偏置信号27和电流单元使能信号28控制。
[0036]更详细地，如图1、图2和图3所示，通过调节从VRAMP输出端11流过负载模块14的电流大小可以实现对VRAMP输出端11的电压电平的控制，即增大流过负载模块14的电流将抬高VRAMP输出端11的电压电平，反之减小流过负载模块14的电流将降低VRAMP输出端11的电压电平。因此VRAMP输出端11的单调斜坡信号可以通过逐渐增大或减小从VRAMP输出端11流至负载模块14的电流实现。
[0037]所述的逐渐增大或减小从VRAMP输出端11流至负载模块14的电流通过增大或减小连接到节点VRAMP输出端11的基础电流单元22数目来实现，具体地，本实施例中是通过在斜坡生成部分15中的锁存器链23传输斜坡初始信号25得以实现:通过斜坡初始信号25在锁存器链23中逐级传输，并对每一级锁存器29中基础电流单元22内的电流单元使能信号28进行设置/取消，从而使得电流单元阵列21中连接到节点VRAMP输出端11的基础电流单元22的个数的单调递增或减少、线性或非线性。
[0038]通过锁存器在斜坡生成部分15中传输斜坡初始信号25而在VRAMP输出端11的单调斜坡信号的斜率可以由以下诸多因素来调整:
[0039]I)调整在斜坡生成部分15的电流单元阵列21中基础电流单元22的基极电流，具体通过以下任意一种方式:
[0040]a.通过调节斜坡生成部分15里的电流单元偏置信号27的电压电平；
[0041]b.通过改变斜坡生成部分15中电流单元偏压晶体管31的大小。
[0042]c.通过改变在斜坡生成部分15中每级所存器29里连通的基础电流单元22的数目。
[0043]2)变更VRAMP信号的时长，具体通过以下任意一种方式:
[0044]a.通过调整在锁存器链23内信号的传输速度，即:
[0045]1.调整斜坡时钟信号24的频率，或
[0046]i1.调整斜坡初始信号25的时长。
[0047]b.通过改变斜坡生成部分15的电流单元阵列21中基础电流单元22的数目。
[0048]3)变更负载模块14的等效总电阻值。