一种带噪声整形的并行逐次逼近模数转换器的制造方法
【技术领域】
[0001] "一种带噪声整形的并行逐次逼近模数转换器"（Noise-ShapingFlash SuccessiveApproximationRegisterAnalog-to-DigitalConverter, 缩写为 Noise-ShapingFlash-SARADC)涉及一种新型的电路结构，直接应用的技术领域是微电子 学与固体电子学领域的中高速、中高精度模拟集成电路设计等。
【背景技术】
[0002]ADC-般分为全并行模数转换器（FlashADC)、流水线模数转换器（Pipeline ADC)、过采样模数转换器（2AADC)以及逐次逼近模数转换器（SARADC)。品质因数（F0M) 表示ADC每步转换需要的能量，是衡量ADC设计水平的重要指标。图1总结了不同结构 的ADC普遍适用的精度-速度范围。FlashADC-般用于高速、低精度的领域。SARADC 在所有ADC中模拟元件最少、数字化程度最高，因此，SARADC是消耗能量最少、F0M最低 的ADC。在ISSCC2014 会议上，文献[Hung-YenTai，Yao_ShengHu，Hung_WeiChenand Hsin-ShuChen,aA0. 85fJ/conversion-step10b200kS/sSubrangingSARADCin40nm CMOS",DigestofTechnicalPapersofIEEEInternationalSolid-StateCircuitsCo nference(ISSCC)，pp. 196-198, 2014.]设计的 10 位 200kS/sSARADC，FOM值仅 0? 85fJ/ st印，为目前世界上最低的FOM值。SARADC的FOM值大约为其它类型ADC的1/10~1/100。 但是SARADC受限于比较器失调和电容失配，精度普遍在12位以下，速度受限于二进制搜 索算法的串行比较，传统N位SARADC需要（N+1)个时钟周期进行转换。2AADC精度集 中在12~24位，虽然2AADC能够实现极高的线性度，但随着速率要求的提高，其模拟电 路设计的复杂度大大增加，导致功耗增加，恶化能量效率。高精度的PipelineADC由于其 受限于模拟高精度运算放大器的设计，很难实现14位及以上的转换精度，而且随着工艺进 步，电源电压和晶体管本征增益不断下降，使得依赖于高性能运放的PipelineADC面临越 来越严峻的挑战。
[0003] 综上所述，单一的ADC结构很难实现高速、高精度以及低功耗的性能指标，而以 SARADC为基本结构的混合型ADC，利用其他类型ADC的精度、速度优势弥补SARADC的缺 陷，在高速、高精度以及低功耗设计领域取得了很大进展，是近年来的研宄热点。
[0004] 文献[Ying-Zu Lin, Chun-Cheng Liu, Guan-Ying Huang, Ya-Ting Shyu, Yen-Ting Liu and Soon-Jyh Chang,uk9-Bit 150-MS/s subrange ADC based on SAR architecture in 90_nm CMOS"，IEEETransactions on Circuits and Systems I:Regular Papers, pp. 570-581，2013.]提出一种新型的混合型ADC，由Flash ADC和SAR ADC组成，即 Flash-SAR ADC，其工作原理如下：Flash ADC和SAR ADC同时对输入电压进行采样，Flash ADC进行粗转换，产生高4位转换结果，之后从输入电压中减去高四位转换结果对应的模拟 电压，即产生余差，SAR ADC再对余差进行转换，产生低4位的转换结果，之后，SAR ADC输出 的低4位的转换结果和Flash ADC输出的高4位转换结果错位相加，得到最终的7位转换结 果。Flash-SAR ADC利用Flash ADC的高速优势来弥补SAR ADC的低速缺陷，从整体上提高 了ADC的能量效率比。但是该Flash-SARADC的缺陷在于：Flash-SARADC中的FlashADC所含比较器个数较多，随精度呈指数增长，限制了Flash-SARADC在高精度领域的应用。
[0005] 文献[Omid Rajaee，Seiji Takeuchi, Mitsuru Aniya, Koichi Hamashita and Un-Ku Moon,aLow-0SR over-ranging hybrid ADC incorporating noise-shaped two-step quantizer"，IEEE Journal of Solid-State Circuits, pp. 2458-2468, 2011.]中提出了一 种新颖的噪声整形技术，如图2所示。后一级对前一级的量化噪声进行提取，提取之后通过 传输函数H(z)反馈到输入端，反馈路径提供的信号反映在数字输出端，经过该反馈网络之 后，前级的量化噪声被抵消，后级的量化噪声E2被整形。该文献基于两步ADC构造噪声整 形功能，两级之间需要引入余差放大器G，使其余差范围为[一VREF~+VREF]，而随着工艺 进步，电源电压和晶体管尺寸的不断降低使得放大器的设计日趋困难。同时，传输函数H(z) 和余差放大器增益G之间必须满足一定的关系才能达到噪声整形的效果。此外，前级和后 级均需要延迟模块z_ 5，增加了时序的复杂度。
【发明内容】
[0006] 本发明针对【背景技术】的不足解决的技术问题是提出一种具有高精度、高线性度、 带噪声整形的并行逐次逼近模数转换器。
[0007] 本发明的技术方案是一种带噪声整形的并行逐次逼近模数转换器，该模数转换器 由前级FlashADC和后级的SARADC共同组成，前级FlashADC的输入电压为后级SARADC 的输入与后级SARADC的模拟输出之差，再与输入电压Vin求和得到的电压，前级Flash ADC的数字输出为后级SARADC的输入电压为前级FlashADC的输入与前级Flash ADC的模拟输出之差，再经过单位延迟模块后的电压，后级SARADC的数字输出为0^2;最 后将D〇ut，JPD。^^错位相加，得到转换结果。
[0008] 本发明提出一种带噪声整形的并行逐次逼近模数转换器，与传统的Flash-SAR ADC相比，具有精度更高、线性度更好的效果。相比文献[OmidRajaee，Seiji Takeuchi,MitsuruAniya,KoichiHamashitaandUn-KuMoon, "Low-OSRover-ranging hybridADCincorporatingnoise-shapedtwo-stepquantizer"，IEEEJournalof Solid-StateCircuits,pp. 2458-2468, 2011.]基于两步ADC构造噪声整形功能，本发明基 于Flash-SARADC构造噪声整形功