高精度的宽带分频器的利记博彩app

本发明涉及宽带分频器领域，具体是涉及一种高精度的宽带分频器。

背景技术：

在超高速数模转换电路中，为了便于进行数字信号处理，往往集成多级并转串(Mux)或者串转并(Demux)的模块实现速率转换，需要多级分频器提供时钟链，参见图1所示。高性能高精度的宽带分频器直接决定了芯片的整体性能。

随着时钟频率的不断提高，分频器级数的增多，时钟的上升、下降时间在整个时钟周期中所占的比例不断增大，因此占空比失调越发严重，影响了Mux或者Demux的工作，在运行频率大于10GHz的超高速数模转换电路中，这个问题愈发严重，需要重点考虑。因此，需要一种高精度的宽带分频器，满足超高速数模转换电路的设计。

技术实现要素：

本发明的目的是为了克服上述背景技术的不足，提供一种高精度的宽带分频器，能够调整分频器输入信号的占空比，改善分频器输出信号质量。

本发明提供一种高精度的宽带分频器，该宽带分频器包括分频器核心电路和用于调整占空比的校准电路，校准电路与分频器核心电路电连接；校准电路包括第一同向输入端INP1、第一反向输入端INN1、第一同向输出端OUTP1、第一反向输出端OUTN1，分频器核心电路包括第二同向输入端INP2、第二反向输入端INN2、第二同向输出端OUTP2、第二反向输出端OUTN2，校准电路的第一同向输入端INP1与分频器核心电路的第二同向输入端INP2相连，校准电路的第一反向输出端OUTN1与分频器核心电路的第二反向输入端INN2相连；

所述校准电路还包括电源端VCC、第一电阻R1、第二电阻R2、第一三极管M1、第二三极管M2、第三三极管M3、第四三极管M4、独立电流源A、第一开关电流源阵列、第二开关电流源阵列，第一电阻R1的一端与电源端VCC相连，另一端第三三极管M3的集电极相连，第二电阻R2的一端与电源端VCC相连，另一端与第四三极管M4的集电极相连，第三三极管M3的集电极还与校准电路的第一同向输出端OUTP1相连，第四三极管M4的集电极还与校准电路的第一反向输出端OUTN1相连，第三三极管M3的基极、第四三极管M4的基极都连到偏置电压Vcas上，第三三极管M3的发射极、第一三极管M1的集电极均与第一开关电流源阵列相连，第四三极管M4的发射极、第二三极管M2的集电极均与第二开关电流源阵列相连，第一三极管M1的基极与校准电路的第一反向输入端INN1相连，第二三极管M2的基极与校准电路的第一同向输入端INP1相连，第一三极管M1的发射极、第二三极管M2的发射极均与独立电流源A的正极相连，独立电流源A的负极接地。

在上述技术方案的基础上，所述第一开关电流源阵列和第二开关电流源阵列的结构相同。

在上述技术方案的基础上，所述第一开关电流源阵列包括开关阵列S₀、S₁…S_n和对应的电流源阵列I₀、I₁、…I_n，n为正整数，每个开关与对应的电流源串联：S₀与I₀串联，S₁与I₁串联，…S_n与I_n串联，电流源阵列I₀、I₁、…I_n接地。

在上述技术方案的基础上，所述第一开关电流源阵列中的开关阵列分别连接第三三极管M3的发射极、第一三极管M1的集电极，第二开关电流源阵列中的开关阵列分别连接第四三极管M4的发射极、第二三极管M2的集电极。

在上述技术方案的基础上，所述第一开关电流源阵列中的开关阵列由第一组开关控制信号C₀、C₁…C_n控制，第二开关电流源阵列中的开关阵列由第二组开关控制信号控制，第一组开关控制信号C₀、C₁…C_n与第二组之间为差分关系。

在上述技术方案的基础上，所述第一开关电流源阵列和第二开关电流源阵列采用2进制比例结构。

在上述技术方案的基础上，

与现有技术相比，本发明的优点如下：

(1)本发明提出一种可调占空比的分频器电路，通过调整占空比，确保分频器电路的精确工作。即在分频器核心电路前加一级校准电路，调整分频器输入信号的占空比，从而提高分频器的输出信号质量。在分频器核心电路前级联校准电路，校准电路是在差分放大电路基础上改进实现的，由差分信号C₀、C₁…C_n及控制，通过调整校准电路，改善分频器输出信号质量。

(2)本发明中的校准电路是在Cascode buffer基础上改进实现的，通过调整buffer的差分对间的电流，调整共模电平，从而达到调整占空比的目标。M1、M2、M3、M4、R1、R2及I1为经典的cascode结构，分别在M1和M3、M2和M4之间分别并联一个开关电流源阵列，两个开关电流源阵列中的开关阵列由差分信号对分别控制。如果差分信号的高电平脉宽时间与低电平脉宽时间不相等，通过差分控制信号(C₀、C₁…C_n及)同时调整电流源阵列，从而调整M1和M3、M2和M4两端的电流，最终实现调整共模电平，使得高电平脉宽时间与低电平脉宽时间相等。通过控制开关阵列S₀、S₁…S_n，实现调整电流的目的。这种方式可以实现快速调整，增大了调整范围。

(3)第一开关电流源阵列和第二开关电流源阵列采用2进制比例结构，能够提高调整的精度和速度。

附图说明

图1是分频器的应用场合示意图。

图2是本发明实施例中高精度的宽带分频器的结构示意图。

图3是本发明实施例中校准电路的结构示意图。

图4是本发明实施例中第一开关电流源阵列的结构示意图。

具体实施方式

下面结合附图及具体实施例对本发明作进一步的详细描述。

参见图2所示，本发明实施例提供一种高精度的宽带分频器，包括分频器核心电路和用于调整占空比的校准电路，校准电路与分频器核心电路电连接。校准电路包括第一同向输入端INP1、第一反向输入端INN1、第一同向输出端OUTP1、第一反向输出端OUTN1，分频器核心电路包括第二同向输入端INP2、第二反向输入端INN2、第二同向输出端OUTP2、第二反向输出端OUTN2，校准电路的第一同向输入端INP1与分频器核心电路的第二同向输入端INP2相连，校准电路的第一反向输出端OUTN1与分频器核心电路的第二反向输入端INN2相连。

参见图3所示，校准电路还包括电源端VCC、第一电阻R1、第二电阻R2、第一三极管M1、第二三极管M2、第三三极管M3、第四三极管M4、独立电流源A、第一开关电流源阵列、第二开关电流源阵列，第一电阻R1的一端与电源端VCC相连，另一端第三三极管M3的集电极相连，第二电阻R2的一端与电源端VCC相连，另一端与第四三极管M4的集电极相连，第三三极管M3的集电极还与校准电路的第一同向输出端OUTP1相连，第四三极管M4的集电极还与校准电路的第一反向输出端OUTN1相连，第三三极管M3的基极、第四三极管M4的基极都连到偏置电压Vcas上，第三三极管M3的发射极、第一三极管M1的集电极均与第一开关电流源阵列相连，第四三极管M4的发射极、第二三极管M2的集电极均与第二开关电流源阵列相连，第一三极管M1的基极与校准电路的第一反向输入端INN1相连，第二三极管M2的基极与校准电路的第一同向输入端INP1相连，第一三极管M1的发射极、第二三极管M2的发射极均与独立电流源A的正极相连，独立电流源A的负极接地。

第一开关电流源阵列和第二开关电流源阵列的结构相同。参见图4所示，第一开关电流源阵列包括开关阵列S₀、S₁…S_n和对应的电流源阵列I₀、I₁、…I_n，n为正整数，每个开关与对应的电流源串联：S₀与I₀串联，S₁与I₁串联，…S_n与I_n串联，电流源阵列I₀、I₁、…I_n接地。

第一开关电流源阵列中的开关阵列分别连接第三三极管M3的发射极、第一三极管M1的集电极，第二开关电流源阵列中的开关阵列分别连接第四三极管M4的发射极、第二三极管M2的集电极。

第一开关电流源阵列中的开关阵列由第一组开关控制信号C₀、C₁…C_n控制，第二开关电流源阵列中的开关阵列由第二组开关控制信号控制，第一组开关控制信号C₀、C₁…C_n与第二组之间为差分关系。

本发明实施例提出一种可调占空比的分频器电路，通过调整占空比，确保分频器电路的精确工作。即在分频器核心电路前加一级校准电路，调整分频器输入信号的占空比，从而提高分频器的输出信号质量，如图2所示，在分频器核心电路前级联校准电路，校准电路是在差分放大电路基础上改进实现的，由差分信号C₀、C₁…C_n及控制，通过调整校准电路，改善分频器输出信号质量。

校准电路是在Cascode buffer基础上改进实现的，通过调整buffer的差分对间的电流，调整共模电平，从而达到调整占空比的目标，具体结构如图3所示，M1、M2、M3、M4、R1、R2及I1为经典的cascode结构，分别在M1和M3、M2和M4之间分别并联一个开关电流源阵列，两个开关电流源阵列中的开关阵列由差分信号对分别控制。如果差分信号的高电平脉宽时间与低电平脉宽时间不相等，通过差分控制信号(C₀、C₁…C_n及)同时调整电流源阵列，从而调整M1和M3、M2和M4两端的电流，最终实现调整共模电平，使得高电平脉宽时间与低电平脉宽时间相等。通过控制开关阵列S₀、S₁…S_n，实现调整电流的目的。这种方式可以实现快速调整，增大了调整范围。

第一开关电流源阵列和第二开关电流源阵列采用2进制比例结构，能够提高调整的精度和速度。

本领域的技术人员可以对本发明实施例进行各种修改和变型，倘若这些修改和变型在本发明权利要求及其等同技术的范围之内，则这些修改和变型也在本发明的保护范围之内。

说明书中未详细描述的内容为本领域技术人员公知的现有技术。