泄放电路及其控制方法及LED控制电路与流程

本发明涉及电力电子技术领域，具体涉及一种泄放电路及其控制方法及LED控制电路。

背景技术：

LED灯由于其比传统的荧光灯和白炽灯更节能环保，所以LED灯正在慢慢替换现有的荧光灯和白炽灯。在带有可控硅调光器的白炽灯中，也同样希望采用LED灯来替换，因而LED需兼容可控硅调光器。但是，将在LED灯来替换白炽灯的应用中，由于在可控硅导通时，其输出端电压会有较大的电压变化率(dv/dt)，导致在输入端产生较大的浪涌电流。此浪涌电流震荡幅度大，持续时间短，极易造成可控硅的误关断，影响LED驱动电路的稳定工作，使LED灯产生闪烁；另外，可控硅器件的输入电流需大于其维持电流，当输入电流小于维持电流时，极易造成可控硅的关断，同样会导致LED的闪烁。为了解决上述技术问题，现有技术中采用如下方案，但仍存在一定的技术缺陷。

如图1所示的电路原理图，示意了现有技术的泄放电路，即电流源I10和调整管M00串联组成泄放电路，电流源I10可以用电阻代替。当可控硅调光器导通时，线性LED驱动电路电流难以达到可控硅调光器的维持电流时，泄放电路的调整管M00导通，泄放电路产生泄放电流iblr，使得输入电流可以达到维持电流。如图2所示，示意了输入电压vin和输入电流iin的波形，阴影部分即泄放电路产生的电流，这部分泄放电流会带来额外的功耗。并且可控硅调光器导通角越大，泄放电路产生泄放电流iblr的时间t1越长，损耗越大，转换效率也就越低。

技术实现要素：

有鉴于此，本发明的目的在于提供一种功耗小、效率高的泄放电路及其方法及LED控制电路，用以解决现有技术存在的技术问题。

本发明的技术解决方案是，提供一种以下结构的泄放电路，包括：

泄放模块，交流输入经可控硅调光器和整流桥得到输入电压经驱动电路对负载供电，所述泄放模块的两端分别与输入电压的高低电位端连接；

泄放控制电路，与所述泄放模块的控制端连接；直接或间接检测输入电压过零点，在输入电压过零点延时第二时间后，控制所述泄放模块产生泄放电流，所述驱动电路的输入电流达到预定值时刻则控制泄放电流为零；可控硅调光器导通时刻与所述驱动电路的输入电流达到预定值时刻之间的时间为第一时间；

其中，当所述的第一时间大于参考时间时，则延长第二时间；当第一时间小于参考时间时，则缩短第二时间，使得第一时间趋近于参考时间。

作为优选，所述的泄放控制电路包括输入电压检测电路、驱动电路输入电流检测电路和逻辑电路，所述的逻辑电路与泄放模块的控制端连接，所述的输入电压检测电路采样输入电压，当输入电压采样信号达到阈值电压时，则在延时第二时间后，经逻辑电路控制所述泄放模块产生泄放电流；所述的驱动电路输入电流检测电路检测驱动电路输入电流，当采样电流达到表征预定值的阈值电流时，则经逻辑电路控制泄放电流为零；将所述第一时间与所述参考时间进行比较，根据比较结果相应地调整所述第二时间。

作为优选，所述的泄放控制电路还包括延时模块和时间比较模块，所述的延时模块分别与输入电压检测电路的输出端、逻辑电路和时间比较模块连接，所述的延时模块在当输入电压采样信号达到阈值电压时进行延时第二时间，延时结束后，通过逻辑电路控制产生泄放电流，在所述时间比较模块中进行第一时间与所述参考时间的比较，并将比较结果反馈至所述延时模块以调整所述第二时间。

作为优选，所述的逻辑电路包括第一触发器和第二触发器，所述的延时模块输出表征延时是否结束的状态信号，所述第一触发器的置位端接收所述表征延时是否结束的状态信号，输入电压检测电路的输出端和延时模块的输出端分别接入与非门，所述与非门的输出端与所述第一触发器的重置端连接；所述第一触发器的输出端取反后与所述第二触发器的置位端连接，驱动电路输入电流检测电路的输出端取反后与所述第二触发器的重置端连接，所述第二触发器的输出端和所述驱动电路输入电流检测电路的输出端分别连接与门的两个输入端，所述与门的输出端和第一触发器的输出端分别连接或门的两个输入端，所述或门输出表征是否使能的信号至所述泄放模块，所述与门的输出端输出用于表征第一时间的计时信号。

作为优选，所述的泄放控制电路包括驱动电路输入电流检测电路、泄放电流检测电路和逻辑电路，所述的逻辑电路与泄放模块的控制端连接，所述的驱动电路输入电流检测电路采样驱动电路输入电流，并与阈值电流进行比较；所述的泄放电流检测电路在输入电压过零检测期间，所述逻辑电路控制所述泄放模块产生泄放电流，采样所述泄放电流，并与泄放阈值进行比较；所述驱动电路输入电流低于所述阈值电流时，开始计时，直到所述泄放电流达到泄放阈值时，计时结束，该计时时间作为第三时间。

在所述驱动电路输入电流低于所述阈值电流时，经第三时间后即判断输入电压达到过零点；并可定时或不定时更新第三时间。

作为优选，在判断输入电压达到过零点时，延时第二时间后，经逻辑电路控制所述泄放模块产生泄放电流；所述的驱动电路输入电流检测电路检测驱动电路输入电流，当采样电流达到表征预定值的阈值电流时，则经逻辑电路控制泄放电流为零；将所述第一时间与所述参考时间进行比较，根据比较结果相应地调整所述第二时间。

作为优选，所述的泄放控制电路还包括延时模块、时间比较模块和过零判断模块，所述的延时模块分别与过零判断模块的输出端、逻辑电路和时间比较模块连接，所述过零判断模块分别与泄放电流检测电路的输出端和驱动电路输入电流检测电路的输出端连接；由所述过零判断模块对第三时间进行计时，并判断输入电压的过零点时刻，所述的延时模块接收所述过零判断模块输出的表征过零点时刻的信号，并延时第二时间，延时结束后，通过逻辑电路控制产生泄放电流，在所述时间比较模块中进行第一时间与所述参考时间的比较，并将比较结果反馈至所述延时模块以调整所述第二时间。

作为优选，所述的逻辑电路包括第三触发器和第四触发器，所述的延时模块输出表征延时是否结束的状态信号，所述第三触发器的置位端接收所述表征延时是否结束的状态信号，过零判断模块的输出端和延时模块的输出端分别接入与非门，所述与非门的输出端与所述第三触发器的重置端连接；所述第三触发器的输出端取反后与所述第四触发器的置位端连接，驱动电路输入电流检测电路的输出端取反后与所述第四触发器的重置端连接，所述第四触发器的输出端和所述驱动电路输入电流检测电路的输出端分别连接第一与门的两个输入端，驱动电路输入电流检测电路的输出端和表征过零判断模块是否使能的信号分别接入第二与门的两个输入端；所述第一与门的输出端、第二与门的输出端和第三触发器的输出端分别连接或门的三个输入端，所述或门输出表征是否使能的信号至所述泄放模块，所述第一与门的输出端输出用于表征第一时间的计时信号。

本发明的另一技术解决方案是，提供一种以下步骤的泄放电路的控制方法：

交流输入经可控硅调光器和整流桥得到输入电压经驱动电路对负载供电，泄放模块的两端分别与输入电压的高低电位端连接；

直接或间接检测输入电压过零点，在输入电压过零点延时第二时间后，控制所述泄放模块产生泄放电流，所述驱动电路的输入电流达到预定值时刻则控制泄放电流为零；可控硅调光器导通时刻与所述驱动电路的输入电流达到预定值时刻之间的时间为第一时间；

其中，当所述的第一时间大于参考时间时，则延长第二时间；当第一时间小于参考时间时，则缩短第二时间，使得第一时间趋近于参考时间。

本发明的又一技术解决方案是，提供一种以下结构的LED控制电路，包括：以上任意一种泄放电路和LED驱动电路，所述的LED驱动电路为线性驱动电路或开关电路。

采用本发明的电路结构和方法，与现有技术相比，具有以下优点：本发明应用于可控硅调光的LED控制电路，直接或间接检测输入电压过零点，在输入电压过零点处延时第二时间后，泄放模块工作以产生泄放电流，可控硅调光器导通时刻与驱动电路输入电流达到预定值(可控硅调光器的维持电流)时刻之间的的时间为第一时间。在时间第一时间内，泄放电路产生损耗，当第一时间大于预定值时，延长第二时间；当第一时间小于预定值时，缩短第二时间，使得时间第一时间接近或等于预定值。采用本发明，能够自适应地根据第一时间与预定值的大小，来调节作为延迟时间的第二时间，降低了泄放功耗，并提升了系统效率。

附图说明

图1为现有技术的应用泄放电路的可控硅LED控制电路的结构示意图；

图2为现有技术图1的工作波形图；

图3为本发明泄放电路的工作波形图；

图4为本发明的流程框图；

图5为本发明泄放电路实施例一的电路结构图；

图6为本发明泄放电路实施例一的逻辑电路的流程框图；

图7为本发明泄放电路实施例一中逻辑电路的结构示意图；

图8为本发明泄放电路实施例一中时间比较模块的结构示意图；

图9为本发明泄放电路实施例一中延时模块的结构示意图；

图10为本发明泄放电路实施例一的工作波形图；

图11为本发明泄放电路实施例二的电路结构图；

图12为本发明泄放电路实施例二的逻辑电路的流程框图；

图13为本发明泄放电路实施例二中逻辑电路的结构示意图；

图14为本发明泄放电路实施例二中过零判断模块的流程框图；

图15为本发明泄放电路实施例二的工作波形图。

具体实施方式

以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。

为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。

在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

参考图3所示，示意了本发明泄放电路的工作波形。图中示意了输入电压Vin、输入电流iin和泄放电流iblr的波形。通过直接或间接检测输入电压Vin过零点，在输入电压达到过零点时则延时第二时间t2后，控制泄放电路产生泄放电流iblr，可控硅调光器导通时刻与驱动电路输入电流iin2达到预定值(一般为可控硅调光器的维持电流)时刻之间的时间为第一时间t1。在第一时间t1内，泄放电路产生损耗，当t1大于预定值T时，增大第二时间t2；当t1小于预定值T时，减小第二时间t2，使得时间第一时间t1接近或等于预定值T。图中，+VF和-VF等于二极管的导通阈值。

参考图4所示，示意了本发明泄放电路的流程框图。先判断输入电压Vin是否过零，设置接近于零的阈值电压与采样电压进行比较，也可以通过其他量间接得到输入电压Vin过零的时刻。所述的输入电压Vin为交流输入经可控硅调光器所得到的输入电压Vin。在输入电压过零点延时第二时间t2后，控制所述泄放模块使能以产生泄放电流iblr。当输入电压Vin过零后，开始计时，所述驱动电路的输入电流iin2达到预定值(一般采用可控硅调光器的维持电流大小)时刻，则泄放电路不使能，泄放电流为零，此时计时结束；上述计时时间即为可控硅调光器导通时刻与所述驱动电路的输入电流达到预定值时刻之间的时间，为第一时间t1。当所述的第一时间t1大于参考时间T时，则延长第二时间t2；当第一时间t1小于参考时间T时，则缩短第二时间t2，使得第一时间趋近于参考时间T。该方法缩短了泄放时间，降低泄放功耗，提升系统效率。

参考图5所示，示意了本发明泄放电路实施例一的电路结构，应用于可控硅调光的LED控制电路中。LED控制电路包括泄放电路和LED驱动电路，所述的泄放电路包括泄放模块和泄放控制电路，所述的泄放电路被用于解决在可控硅调光器下的由输入电流过小造成的闪烁问题，并克服现有技术所存在的技术缺陷。其输入电源为交流输入，所述交流输入经可控硅调光器U02和整流桥U01后输出直流的输入电压vrec，即作为LED负载的输入电压。交流输入经过可控硅调光器U02连接到整流桥U01，整流桥的正输出端与二极管D00的阳极连接，LED驱动电路正端与所述二极管D00的阴极连接。通常LED驱动电路会呈现一定容性，因此，在vrec和LED驱动电路之间加入二极管D00；当交流输入的绝对值降低时，LED驱动电路由于具有容性，其电压会降低较慢，加入了二极管D00和输入电压vrec检测电路的采样电阻会将vrec电压跟随交流输入的绝对值，从而保证对输入电压采样的准确度。

所述的泄放电路包括泄放模块和泄放控制电路，所述的泄放模块包括调整管和与所述调整管串联的电流源或电阻。本发明的主要改进在于泄放控制电路以及相应的控制方法。所述的泄放控制电路包括输入电压vrec检测电路、驱动电路输入电流检测电路和逻辑电路U12，所述的逻辑电路U12与泄放模块U03的控制端连接，所述的输入电压vrec检测电路采样输入电压，当输入电压采样信号达到阈值电压VREF1时(在比较器U10中进行比较)，则在延时第二时间t2后，经逻辑电路U12控制所述泄放模块U03产生泄放电流iblr；所述的驱动电路输入电流检测电路检测驱动电路输入电流iin2，当采样电流达到表征预定值的阈值电流VREF4时(在比较器U40中进行比较)，则经逻辑电路U12控制泄放电流iblr为零；将所述第一时间t1与所述参考时间T进行比较，根据比较结果相应地调整所述第二时间t2。当所述的驱动电路为线性驱动电路时，采样流经线性驱动电路之调整管M30的电流，即可用于表征所述驱动电路的输入电流in2。

所述的泄放控制电路还包括延时模块U13和时间比较模块U14，所述延时模块U13用于对输入电压vrec检测电路产生的输入电压过零点信号ZVD进行延时，并在延时结束后，将信号传递给逻辑电路U12，以使得泄放模块U03使能。所述时间比较模块U14用于将第一时间t1与所述参考时间T进行比较，以实现对第二时间t2的反馈调节。所述的延时模块U13分别与输入电压vrec检测电路的输出端、逻辑电路U12和时间比较模块U13连接，所述的延时模块U13在当输入电压采样信号达到阈值电压VREF1时进行延时第二时间t2，延时结束后，通过逻辑电路U12控制产生泄放电流iblr，在所述时间比较模块U14中进行第一时间t1与所述参考时间T的比较，并将比较结果反馈至所述延时模块以调整所述第二时间t2。

参考图6所示，示意了本发明泄放电路实施例一逻辑电路U12的流程框图。本附图结合图5，得到实施例一的具体实施步骤为：t2的初始值为0。交流电源经可控硅调光器U02、整流桥U01后，得到整流后的电压vrec。电阻R10、R11对vrec进行分压，当电阻R11上的电压低于参考电压VREF1时，比较器U10的输出ZVD翻转，作为输入电压vrec过零点的起始点信号。以R11连接到比较器U10的负输入端，参考电压连接到比较器U10的正输入端为例。当输入电压过零时，电阻R11上电压低于VREF1，则比较器U10的输出ZVD由低电平变为高电平。ZVD的高电平信号经延时电路U13延时t2后，延时电路输出信号ZVDLY翻转，并输入到逻辑电路U12，逻辑电路U12将泄放电路使能标志位EN置1，泄放电路使能，母线电压vrec被下拉至接近0V。比较器U10的输出ZVD为低时，即图3中的t01时刻，逻辑电路U12开始计时，计时信号BLT从低变高。驱动电路输入电流检测电路检测iin2电流，当电流采样电阻R40上电压RS低于参考电压VREF4时，即t01-t02之间，泄放电路U03继续使能。当电压RS高于参考电压VREF4时,比较器U40的输出信号ZC翻转，逻辑电路U12计时结束计时信号BLT由高变低，同时泄放电路U03不使能，即泄放电路不产生泄放电流。t01-t02即为泄放电路产生功耗的时间t1，即BLT在t01-t02之间输出为高。计时信号BLT连接到时间比较电路U14的输入端，当t1大于T时，时间比较电路U14输出延时方向标志位BLDIR为高电平；反之，延时方向标志位BLDIR为低电平。延时电路U13根据延时方向标志位BLDIR调整输入电压过零点信号ZVD后的延时时间t2，将t1调整至T或接近T。其中延时t2最小值为0，最大为半个工频周期或更多。

参考图7所示，示意了本发明泄放电路实施例一中逻辑电路的电路结构。所述的逻辑电路包括第一触发器U12_1和第二触发器U12_5，所述的延时模块输出表征延时是否结束的状态信号ZVDLY，所述第一触发器的置位端S接收所述表征延时是否结束的状态信号ZVDLY，输入电压检测电路的输出端和延时模块U13的输出端分别接入与非门U12_2，所述与非门U12_2的输出端与所述第一触发器U12_1的重置端R连接；所述第一触发器U12_1的输出端取反后与所述第二触发器的置位端连接，驱动电路输入电流检测电路的输出端取反后与所述第二触发器U12_5的重置端R连接，所述第二触发器U12_5的输出端和所述驱动电路输入电流检测电路的输出端分别连接与门U12_4的两个输入端，所述与门U12_4的输出端和第一触发器U12_1的输出端分别连接或门U12_3的两个输入端，所述或门U12_3输出表征是否使能的信号EN至所述泄放模块U03，所述与门U12_4的输出端输出用于表征第一时间的计时信号BLT。以上虽然给出了一个具体的逻辑电路之结构，但是可以对其进行替换，而不限于上述结构。

参考图8所示，示意了本发明泄放电路实施例一中时间比较模块的电路结构。逻辑电路U12产生的有效泄放时间信号BLT控制开关S14_1、S14_2，当BLT为高时S14_1导通，电流源I14给电容C14充电，当电容C14电压大于基准电压VREF14时输出高电平信号，延时加减标志信号BLDIR为高，同时将计数器U14_6清零，说明延时时间需要加长；当BLT为低时S14_2导通C14放电。

T＝C14*Vref14/I14；

当BLT时间短于T时，持续时间超过T5，计数器U14_6加计数产生进位，U14_5复位，BLDIR为低，说明延时时间需要减短。

T5＝T_CLK14*2^N1

其中N1为计数器U14_6的位数。

参考图9所示，示意了本发明泄放电路实施例一中延时模块的电路结构。延时加减标志位作为计数器U13_1、U13_2的加减计数使能信号；CLK13作为计数器U13_2的时钟信号，其周期为延时的最小步长；当输入电压过零时，ZVD信号为高电平，R/S触发器U13-5输出高电平，直至驱动电路输入电流标志位ZC置0时，R/S触发器U13-5输出复位，产生ZVDC信号，作为计数器U13-1的时钟信号。当延时加减标志位信号BLDDIR为1时，计数器U13_1、U13_2加计数；当延时加减标志位信号BLDDIR为0时，计数器U13_1减计数、计数器U13_2加计数。当计数器U13_1、U13_2计数值相同时，异或非门U13_3输出高电平，与门U13_4输出高电平，ZVDLY输出高电平，作为ZVD延时后的过零信号，之后经逻辑电路U12产生泄放电路使能信号。

参考图10所示，示意了本发明泄放电路实施例一的工作波形。示意了输入电压Vin、输入电流iin、泄放电流iblr、使能信号EN和采样信号RS的相对应的具体波形。由图中可以看出，在初始上电时泄放电流iblr工作时间较长，经延时处理后，iblr时间越来越短，直至维持在最小泄放时间T以内，保证了泄放电路具有较低的功耗。

参考图11所示，示意了本发明泄放电路实施例二的电路结构。此方案可以无需输入电压vrec检测电路，也能达到以上方案的效果，用以简化周边元件，即通过其他方式检测输入电压vrec的过零点，但需要增加泄放电流iblr检测电路。

本实施例中，所述的泄放控制电路包括驱动电路输入电流检测电路、泄放电流检测电路和逻辑电路U11，所述的逻辑电路U11与泄放模块U03的控制端连接，所述的驱动电路输入电流检测电路采样驱动电路输入电流，并与阈值电流进行比较，所述的泄放电流检测电路在输入电压过零检测使能时，所述逻辑电路控制所述泄放模块产生泄放电流，并采样所述泄放电流，通过电阻R50采样，并与泄放阈值(用VREF4来表征)进行比较；所述驱动电路输入电流低于所述阈值电流VREF4(该参考信号表征的是接近于零的低阈值)时，即驱动电路输入电流接近于零或过零，开始计时，直到所述泄放电流iblr达到泄放阈值时，计时结束，该计时时间作为第三时间T3，通过所述驱动电路输入电流达到所述阈值电流后再经第三时间T3的时刻判断输入电压达到过零点。

在判断输入电压达到过零点时，延时第二时间t2后，经逻辑电路U11控制所述泄放模块产生泄放电流iblr；所述的驱动电路输入电流检测电路检测驱动电路输入电流，当采样电流达到表征预定值的阈值电流时，则经逻辑电路U11控制泄放电流iblr为零；将所述第一时间t1与所述参考时间T进行比较，根据比较结果相应地调整所述第二时间t2。

所述的泄放控制电路还包括延时模块U13、时间比较模块U14和过零判断模块U15，所述的延时模块U13分别与过零判断模块U15的输出端、逻辑电路U11和时间比较模块U14连接，所述过零判断模块U15分别与泄放电流检测电路的输出端和驱动电路输入电流检测电路的输出端连接；由所述过零判断模块对第三时间T3进行计时，并判断输入电压的过零点时刻，所述的延时模块接收所述过零判断模块输出的表征过零点时刻的信号，并延时第二时间t2，延时结束后，通过逻辑电路U11控制产生泄放电流iblr，在所述时间比较模块U14中进行第一时间t1与所述参考时间T的比较，并将比较结果反馈至所述延时模块以调整所述第二时间t2。

参考图12所示，示意了本发明泄放电路实施例二逻辑电路U11的流程框图。本附图结合图11，得到实施例二的具体实施步骤为：

第二时间t2的初始值为0。交流电源经可控硅调光器U02、整流桥U01后，得到整流后的电压vrec。输入电压过零检测使能信号CTL用于输入电压过零时间第三时间的检测，并且为了保证第三时间的准确性同时减小泄放功耗，CTL可以为远低于工频频率的方波信号。初次上电时，输入电压过零检测使能信号CTL为高电平，此时只要驱动电路输入电流采样电阻R40电压RS低于参考电压Vref4，比较器U40输出端为高电平，泄放电路U03处于使能工作状态。输入电压较高时，LED电流大，驱动电路采样电阻R40电压高于VREF4，比较器U40输出低电平，输入电压过零信号ZVD此时为低电平；输入电压由高降低时，驱动电路输入电流采样电阻R40电压降低，当驱动电路输入电流采样电阻R40电压RS低于VREF4时，比较器U40输出翻转，泄放电路U03使能，输入电压过零点检测电路U15开始计时；泄放电流iblr采样电阻R50电压高于基准电压VREF5，比较器U50输出低电平；输入电压继续降低，当接近0V时，泄放电流iblr减小至接近0，泄放电流iblr采样电阻R50电压低于基准电压VREF5，比较器U50输出高电平，输入电压过零点信号ZVD变为高电平，同时输入电压过零点检测电路U15计数结束，计时时间为T3，即为驱动电路输入电流iin2下降沿过零点与输入电压过零点之间的时间T3。

当输入电压过零检测使能信号CTL为低电平时，之后的每个工频周期，当驱动电路输入电流采样电阻R40电压由高于参考电压VREF4变为低于参考电压VREF4时(比较器U40上升沿)延时T3产生输入电压过零点信号ZVD。ZVD的高电平信号经延时环节U13延时t2后，经过逻辑电路U11，逻辑电路U11将泄放电路工作标志位EN置1，泄放电路使能，母线电压vrec被下拉至接近0V。泄放电流检测比较器U50的输出ZCBLD为低时，即图15中的t01时刻，时间比较电路U14开始工作。驱动电路输入电流检测电路检测iin2电流，当电流采样电阻R40上电压RS低于参考电压VREF4时，即t01-t02之间，泄放电路U03继续使能。当电压RS高于参考电压VREF4时,比较器U40的输出信号ZC翻转，时间比较电路U14工作结束，同时泄放电路U03不使能，即泄放电路不产生泄放电流。从t01-t02即为泄放电路产生功耗的时间t1，当t1大于T时，时间比较电路输出延时方向标志位BLDIR为高电平；反之，延时方向标志位BLDIR为低电平。延时电路U13根据延时方向标志位BLDIR调整输入电压过零点信号ZVD后的延时时间t2，将t1调整至T或接近T。其中延时t2最小值为0，最大为半个工频周期或更多。参考图13所示，示意了本发明泄放电路实施例二中逻辑电路的电路结构。当输入电压过零点检测使能信号CTL为高电平时，只要驱动电路输入电流iin2低于设定值，即ZC为高电平时，与门U11_6输出为高电平，三输入或门U11_3输出高电平，泄放电路使能，输入电压过零点检测电路U15检测输入电压过零点，如图15中0-t07，并保存时间T3。当输入电压过零点检测使能信号CTL为低电平时，与门U11_6输出为低电平。当驱动电路输入电流iin2检测电路ZC由低电平翻转为高电平时(t03)，延时时间T3，ZVD信号由低电平变为高电平，此时即使ZC为高电平，但R/S触发器U11_1(t01时刻复位)、U11_5(t02时刻复位)输出低电平，与门U11_4输出为低电平，泄放电路不使能。直到延时电路U13输出信号ZVDLY置1时，R/S触发器U11_1输出为高电平，泄放电路使能信号EN为高电平，泄放电路使能，输入电压vrec为0，直到可控硅调光器导通，ZVD为低，R/S触发器U11_1输出低电平，U11_5输出高电平，此时如果ZC为高，与门U11_4输出高电平，泄放电路使能信号EN继续为高电平，用以维持输入电流保证可控硅的稳定导通；直至ZC为低时，U11_4、U11_5输出复位，泄放电路使能信号EN为低，泄放电路停止工作。与门U11_4输出即为泄放电路产生功耗的时间信号BLT(t01～t02)。

参考图14所示，示意了本发明泄放电路实施例二中过零判断模块U15工作的流程框图。通过过零判断模块U15检测并保存驱动电路输入电流iin2过零点与泄放电流iblr过零点时间。在过零判断模块U15使能的情况下，判断驱动电路输入电流是否低于阈值电流，当其低于阈值电流时，则泄放模块使能产生泄放电流。当泄放电流低于相应阈值时，则保存该时刻，更新第三时间T3。所述第三时间T3为从ZC由高变低到ZCBLD由高变低的时间。

参考图15所示，示意了本发明泄放电路实施例二的工作波形。示意了输入电压Vin、输入电流iin、泄放电流iblr、使能信号EN、CTL和采样信号RS的相对应的具体波形。由图中可以看出，与实施例一相似，在初始上电时泄放电流iblr工作时间较长，经延时处理后，iblr时间越来越短，直至维持在最小泄放时间T以内，保证了泄放电路具有较低的功耗。

除此之外，虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。