波长探测器用集成电流电压转换电路的利记博彩app

本发明涉及实现的电流电压转换电路，能作为PN结波长探测单元的信号处理电路，可单片兼容集成，实现波长探测系统的微型化、智能化、便携化。

背景技术：

基于PN结的波长探测器由两个垂直堆叠的不同深度的二极管构成，光在硅晶体中的透射深度与波长有关，两个PN结的光电流比值与波长良好的单调递增关系。

目前商业化的分立PN结波长探测器已经广泛使用，PN结波长探测器的传感单元与信号处理电路单片集成和应用在积极探索中。

分立的PN结波长探测系统通过搭建外部电路分别得到不同深度的两个PN结电流及其比值关系，进一步推断出入射光的波长。传统的PN结波长探测系统电路结构复杂，可靠性差。

技术实现要素：

本发明要克服现有技术的上述缺点，提供一种能将波长探测器两个PN结光电流比值转换成电压输出的电流电压转换电路，并且PN结波长探测器和该电流电压转换电路可以兼容实现单片集成。

本发明的一种PN结波长探测器用集成电流电压转换电路，包括第一偏置电路单元1、第二偏置电路单元2、N型电流镜电路单元3、P型电流镜电路单元4、电流差分电路单元5、第一电流电压转换电路单元6、第二电流电压转换电路单元7、电压差分输出电路单元8。

所述第一偏置电路单元1中，输入端与浅PN结二极管D1的阳极相连，输出端与N型电流镜电路单元3的输入端相连；

PN结波长探测器由浅PN结二极管D1和深PN结二极管D2组成，浅二极管D1和深二极管D2是PNP的堆叠结构，所述浅二极管D1和所述深二极管D2共用N结，输出两个PN结的光电流之和I₁+I₂，所述深二极管D2的P结接地，所述浅二极管D1的P结输出浅PN结的光电流I₁；

第一偏置电路单元1由NMOS管N1、PMOS管P1、P2组成，所述NMOS管N1的源端接地，所述NMOS管N1的栅漏短接，与所述PMOS管P1的漏端和所述PMOS管P2的栅端相连，所述PMOS管P1的源端接电源电压Vdd，所述PMOS管P1的栅端与所述PMOS管P2的源端相连为第一偏置电路单元1输入端，所述PMOS管P2的漏端为第一偏置电路单元1输出端；

所述第二偏置电路单元2中，输入端与深浅PN结二极管共用阴极相连，输出端与P型电流镜电路单元4的输入端相连；

第二偏置电路单元2由PMOS管P3、NMOS管N8、N9组成，所述PMOS管P3的源端接电源电压Vdd，所述PMOS管P3的栅漏端短接，并与所述NMOS管N8的栅端和所述NMOS管N9的漏端相连，所述NMOS管N9的源端接地，所述NMOS管N8的源端与所述NMOS管N9的栅端相连作为第二偏置电路单元2输入端，所述NMOS管N8的漏端为第二偏置电路单元2输出端；

所述N型电流镜电路单元3中，输入端与第一偏置电路单元1输出端相连，第一输出端和电流差分电路单元5的输入端相连，第二输出端和第一电流电压转换电路单元6的输入端相连；

所述N型电流镜电路单元3由NMOS管N2、N3、N4、N5、N6、N7组成，所述NMOS管N4、N5、N7的源端相连接地，所述NMOS管N4的漏栅端短接，与所述NMOS管N5、所述NMOS管N7的栅端相连，所述NMOS管N2的源端与所述NMOS管N4的漏端相连，所述NMOS管N3的漏端与所述NMOS管N5的漏端相连，所述NMOS管N2的栅漏端短接，与所述NMOS管N3、所述NMOS管N6的栅端相连，所述NMOS管N3的源端与所述NMOS管N5的漏端相连，所述NMOS管N6的源端与所述NMOS管N7的漏端相连，所述NMOS管N2的栅端为N型电流镜电路单元3的输入端，所述NMOS管N3的漏端为N型电流镜电路单元3的第一输出端，所述NMOS管N6的漏端为N型电流镜电路单元3的输出端；

所述P型电流镜电路单元4中，输入端与第二偏置电路单元2输出相连，输出端与电流差分电路单元5的输入端相连；

所述P型电流镜电路单元4由PMOS管P4、P5、P6、P7组成，所述PMOS管P4、PMOS管P6的源端与电源电压Vdd相连，所述PMOS管P4的栅漏端短接，与所述PMOS管P6的栅端相连，所述PMOS管P5的源端与所述PMOS管P4的漏端相连，所述PMOS管P7的源端与所述PMOS管P6的漏端相连，所述PMOS管P5的栅漏短接，并与所述PMOS管P7的栅端相连，所述PMOS管P5的栅端为P型电流镜电路单元4的输入端，所述PMOS管P7的漏端为P型电流镜电路单元4的输出端；

所述电流差分电路单元5中，输入端与N型电流镜电路单元3的第一输出端及P型电流镜电路单元4的输出端相连，输出端与第二电流电压转换电路单元7的输入端相连；

所述电流差分电路单元5由NMOS管N10、N11、N12、N13组成，所述NMOS管N12、N13的源端接地，所述NMOS管N12的栅漏短接，并与所述NMOS管N13的栅端相连，所述NMOS管N10的源端与所述NMOS管N12的漏端相连，所述NMOS管N11的源端与所述N13的漏端相连，所述NMOS管N10的栅漏短接，与所述NMOS管N11的栅相连，所述NMOS管N10的栅端为电流差分电路单元5的输入端，所述NMOS管N11的漏端为电流差分电路单元5的输出端；

所述第一电流电压转换电路单元6中，输入端与N型电流镜电路单元3的第二输出端相连，输出端与电压差分输出电路单元8的输入端1相连；

所述第一电流电压转换电路单元6由NMOS管N14、N15、PMOS管P8组成，所述NMOS管N15源端接地，所述NMOS管N14漏端与所述PMOS管P8源端相连接电源电压Vdd，所述NMOS管N15的栅端与所述NMOS管N14的源端相连，为第一电流电压转换电路单元6的输入端，所述NMOS管N15的漏端、所述NMOS管N14的栅端与所述PMOS管P8的漏端相连，为第一电流电压转换电路单元6的输出端，所述PMOS管P8的栅端接偏置电压Vbias1；

所述第二电流电压转换电路单元7中，输入端与电流差分电路单元5的输出端相连，输出端与电压差分输出电路单元8的输入端2相连；

所述第二电流电压转换电路单元7由NMOS管N16、N17、PMOS管P9组成，所述NMOS管N17源端接地，所述NMOS管N16漏端与所述PMOS管P9源端相连接电源电压Vdd，所述NMOS管N17的栅端与所述NMOS管N16的源端相连，为第二电流电压转换电路单元7的输入端，所述NMOS管N17的漏端、所述NMOS管N16的栅端与所述PMOS管P9的漏端相连，为第二电流电压转换电路单元7的输出端，所述PMOS管P9的栅端接偏置电压Vbias2；

所述电压差分输出电路单元8中，输入端1与第一电流电压转换电路单元6的输出端相连，输入端2与第二电流电压转换电路单元7的输出端相连，输出端为整个电路电压输出Vout；

所述电压差分输出电路单元8由NMOS管N18、N19、N20，PMOS管P10、P11组成，所述NMOS管N20的源端接地，所述NMOS管N20的栅端接偏置电压Vbias3，所述NMOS管N18、N19的源端与所述NMOS管N20的漏端相连，所述NMOS管N18的栅端为电压差分输出电路单元8的输入端1，所述NMOS管N19的栅端为电压差分输出电路单元8的输入端2，所述PMOS管P10、P11的源端接电源电压Vdd，所述PMOS管P11的栅漏短接，与所述PMOS管P10的栅、NMOS管N19的漏端相连，所述PMOS管P10的漏端与所述NMOS管N18的漏端相连，为电压差分输出电路单元8的输出端，接输出Vout。

本发明的优点是：本发明提出的可与PN结波长探测器兼容的片上信号处理电路，将光电流比值转换成电压，可直接读取输出，实现了PN结波长探测系统的单片集成。

附图说明

图1是本发明结构单元框图

图2是本发明设计原理图

具体实施方式

本发明的一种PN结波长探测器用集成电流电压转换电路，包括第一偏置电路单元1、第二偏置电路单元2、N型电流镜电路单元3、P型电流镜电路单元4、电流差分电路单元5、第一电流电压转换电路单元6、第二电流电压转换电路单元7、电压差分输出电路单元8。

所述第一偏置电路单元1中，输入端与浅PN结二极管D1的阳极相连，输出端与N型电流镜电路单元3的输入端相连；

PN结波长探测器由浅PN结二极管D1和深PN结二极管D2组成，浅二极管D1和深二极管D2是PNP的堆叠结构，所述浅二极管D1和所述深二极管D2共用N结，输出两个PN结的光电流之和I₁+I₂，所述深二极管D2的P结接地，所述浅二极管D1的P结输出浅PN结的光电流I₁；

第一偏置电路单元1由NMOS管N1、PMOS管P1、P2组成，所述NMOS管N1的源端接地，所述NMOS管N1的栅漏短接，与所述PMOS管P1的漏端和所述PMOS管P2的栅端相连，所述PMOS管P1的源端接电源电压Vdd，所述PMOS管P1的栅端与所述PMOS管P2的源端相连为第一偏置电路a单元的输入端，所述PMOS管P2的漏端为第一偏置电路单元1的输出端；

所述第二偏置电路单元2中，输入端与深浅PN结二极管共用阴极相连，输出端与P型电流镜电路单元4的输入端相连；

第二偏置电路单元2由PMOS管P3、NMOS管N8、N9组成，所述PMOS管P3的源端接电源电压Vdd，所述PMOS管P3的栅漏端短接，并与所述NMOS管N8的栅端和所述NMOS管N9的漏端相连，所述NMOS管N9的源端接地，所述NMOS管N8的源端与所述NMOS管N9的栅端相连作为第二偏置电路单元2的输入端，所述NMOS管N8的漏端为第二偏置电路单元2的输出端；

所述N型电流镜电路单元3中，输入端与第一偏置电路单元1的输出端相连，第一输出端和电流差分电路单元5的输入端相连，第二输出端和第一电流电压转换电路单元6的输入端相连；

所述N型电流镜电路单元3由NMOS管N2、N3、N4、N5、N6、N7组成，所述NMOS管N4、N5、N7的源端相连接地，所述NMOS管N4的漏栅端短接，与所述NMOS管N5、所述NMOS管N7的栅端相连，所述NMOS管N2的源端与所述NMOS管N4的漏端相连，所述NMOS管N3的漏端与所述NMOS管N5的漏端相连，所述NMOS管N2的栅漏端短接，与所述NMOS管N3、所述NMOS管N6的栅端相连，所述NMOS管N3的源端与所述NMOS管N5的漏端相连，所述NMOS管N6的源端与所述NMOS管N7的漏端相连，所述NMOS管N2的栅端为N型电流镜电路单元3的输入端，所述NMOS管N3的漏端为N型电流镜电路单元3的第一输出端，所述NMOS管N6的漏端为N型电流镜电路单元3的输出端；

所述P型电流镜电路单元4中，输入端与第二偏置电路单元2的输出端相连，输出端与电流差分电路单元5的输入端相连；

所述P型电流镜电路单元4由PMOS管P4、P5、P6、P7组成，所述PMOS管P4、PMOS管P6的源端与电源电压Vdd相连，所述PMOS管P4的栅漏端短接，与所述PMOS管P6的栅端相连，所述PMOS管P5的源端与所述PMOS管P4的漏端相连，所述PMOS管P7的源端与所述PMOS管P6的漏端相连，所述PMOS管P5的栅漏短接，并与所述PMOS管P7的栅端相连，所述PMOS管P5的栅端为P型电流镜电路单元4的输入端，所述PMOS管P7的漏端为P型电流镜电路单元4的输出端；

所述电流差分电路单元5中，输入端与N型电流镜电路单元3的第一输出端及P型电流镜电路单元4的输出端相连，输出端与第二电流电压转换电路单元7的输入端相连；

所述电流差分电路单元5由NMOS管N10、N11、N12、N13组成，所述NMOS管N12、N13的源端接地，所述NMOS管N12的栅漏短接，并与所述NMOS管N13的栅端相连，所述NMOS管N10的源端与所述NMOS管N12的漏端相连，所述NMOS管N11的源端与所述N13的漏端相连，所述NMOS管N10的栅漏短接，与所述NMOS管N11的栅相连，所述NMOS管N10的栅端为电流差分电路单元5的输入端，所述NMOS管N11的漏端为电流差分电路单元5的输出端；

所述的第一电流电压转换电路单元6中，输入端与N型电流镜电路单元3的第二输出端相连，输出端与电压差分输出电路单元8的输入端1相连；

所述的第一电流电压转换电路单元6由NMOS管N14、N15、PMOS管P8组成，所述NMOS管N15源端接地，所述NMOS管N14漏端与所述PMOS管P8源端相连接电源电压Vdd，所述NMOS管N15的栅端与所述NMOS管N14的源端相连，为第一电流电压转换电路单元6的输入端，所述NMOS管N15的漏端、所述NMOS管N14的栅端与所述PMOS管P8的漏端相连，为第一电流电压转换电路单元6的输出端，所述PMOS管P8的栅端接偏置电压Vbias1；

所述的第二电流电压转换电路单元7中，输入端与电流差分电路单元5的输出端相连，输出端与电压差分输出电路单元8的输入端2相连；

所述的第二电流电压转换电路单元7由NMOS管N16、N17、PMOS管P9组成，所述NMOS管N17源端接地，所述NMOS管N16漏端与所述PMOS管P9源端相连接电源电压Vdd，所述NMOS管N17的栅端与所述NMOS管N16的源端相连，为第二电流电压转换电路单元7的输入端，所述NMOS管N17的漏端、所述NMOS管N16的栅端与所述PMOS管P9的漏端相连，为第二电流电压转换电路单元7的输出端，所述PMOS管P9的栅端接偏置电压Vbias2；

所述电压差分输出电路单元8中，输入端1与第一电流电压转换电路单元6的输出端相连，输入端2与第二电流电压转换电路单元7的输出端相连，输出端为整个电路电压输出Vout；

所述电压差分输出电路单元8由NMOS管N18、N19、N20，PMOS管P10、P11组成，所述NMOS管N20的源端接地，所述NMOS管N20的栅端接偏置电压Vbias3，所述NMOS管N18、N19的源端与所述NMOS管N20的漏端相连，所述NMOS管N18的栅端为电压差分输出电路单元8的输入端1，所述NMOS管N19的栅端为电压差分输出电路单元8的输入端2，所述PMOS管P10、P11的源端接电源电压Vdd，所述PMOS管P11的栅漏短接，与所述PMOS管P10的栅、NMOS管N19的漏端相连，所述PMOS管P10的漏端与所述NMOS管N18的漏端相连，为电压差分输出电路单元8的输出端，接输出Vout。

第一偏置电路单元1给N型电流镜电路单元3提供电压偏置，将N型电流镜电路单元3中的NMOS管偏置在饱和区，并给浅二极管D1的光电流I₁提供电流路径；

第二偏置电路b单元给P型电流镜电路单元4提供电压偏置，将P型电流镜电路单元4中的PMOS管偏置在饱和区，并给深浅二极管PN结的光电流之和I₁+I₂提供电流路径；

N型电流镜电路单元3采用Cascode结构，具有输出电流精度高，输出电阻大的优点，通过该单元可将所述光电流I₁准确镜像输出；

P型电流镜电路单元4采用Cascode结构，具有输出电流精度高，输出电阻大的优点，通过该单元可将所述光电流I₁+I₂准确镜像输出；

电流差分电路单元5是为了产生单独的深结二极管PN结的光电流I₂，利用切尔霍夫电流定律，将N型电流镜电路单元3输出电流I₁和P型电流镜电路单元4输出电流I₁+I₂引入同一节点，则可产生所述光电流I₂，电流差分电路单元5中同时还包括了N型Cascode电流镜结构，将产生的所述电流I₂精确输出；

第一电流电压转换电路单元6将所述电流I₁转换成电压，利用的是工作在亚阈值区域的MOS管电流电压的指数关系，PMOS管P8的栅端外接偏置电压Vbias1是为了准确可调NMOS管N14的工作状态，将其偏置在亚阈值区域，第一电流电压转换电路单元6输出与电流I₁的对数呈线性关系的电压；

第二电流电压转换电路单元7将所述电流I₂转换成电压，利用的是工作在亚阈值区域的MOS管电流电压的指数关系，PMOS管P9的栅端外接偏置电压Vbias2是为了准确可调NMOS管N16的工作状态，将其偏置在亚阈值区域，第二电流电压转换电路单元7输出与电流I₂的对数呈线性关系的电压；

电压差分输出电路单元8实现第一电流电压转换电路单元6的输出电压和第二电流电压转换电路单元7的输出电压差分输出，差分输出的电压Vout与所述光电流比值I₂/I₁呈线性关系。

本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应该视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能想到的等同技术手段。