高鉴相频率捷变频锁相环电路的利记博彩app

本发明涉及通信领域，特别是一种高鉴相频率捷变频锁相环电路。

背景技术：

现有的频率合成技术主要有三种，分别为直接频率合成、锁相频率合成和直接数字频率合成(DDS)。直接频率合成方案复杂、合成器频率步进较大，杂散电平较难控制，但其相位噪声极佳、频率切换时间极短。锁相频率合成器相位噪声一般，频率步进也不能做的太小，但其方案相对简单，杂散电平较易控制，频率切换时间受环路带宽影响大。直接数字频率合成器可以产生很小的频率步进，相位噪声较好，其杂散电平在一定频带内可以接受，但合成频段较低，杂散电平存在一定的随机性，不易发现和消除，频率切换时间较长。

目前普遍采用的捷变频方式主要为直接频率合成器，即采用倍频器、分频器、混频器及微波开关来实现频率合成，具有最优的近端相位噪声和高速捷变频特性，但其方案复杂，体积庞大，成本昂贵。同时，由于方案的复杂程度高，在电磁兼容性以及产品的可靠性，稳定性方面都有很大的缺陷，不能做大范围推广。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种高鉴相频率捷变频锁相环电路，通过DDS小步进改变锁相环参考频率来实现频率捷变的方式，相对传统直接模拟频率合成方式大大简化了方案，克服传统捷变频电路方案复杂，体积大，成本高的缺点，在产品可靠性和稳定性方面有很大的提高。

本发明的目的是通过以下技术方案来实现的：高鉴相频率捷变频锁相环电路，它包括参考电路、DDS小步进电路、锁相环参考源电路和锁相环及输出电路，参考电路产生两路信号，一路供DDS小步进电路输出小步进输出信号，另一路提供锁相环参考源电路的混频信号，锁相环参考源电路将小步进输出信号与混频信号混频后输出锁相环及输出电路的参考信号，锁相环及输出电路对参考信号进行滤波放大后输出最终频率信号。

所述的参考电路包括晶振、谐波发生器、多个滤波单元、多个放大器、功率分配器和衰减器；晶振经谐波发生器产生谐波谱线，经过放大滤波提取所需要的单频点信号，所述的单频点信号经功率分配器二功分后，一路滤波后提供DDS小步进电路的参考信号，另一路继续放大滤波后提供锁相环参考源电路的混频信号。

所述的DDS小步进电路包括多个滤波单元、数字合成器和放大器，参考电路提供的参考信号滤波后经数字合成器合成后输出小步进频率信号，小步进频率信号经放大滤波之后得到小步进输出信号。

所述的锁相环参考源电路包括混频器、多个滤波单元和放大器；混频信号和小步进输出信号经过混频器混频后，再经放大滤波，得到锁相环及输出电路的参考信号。

所述的锁相环及输出电路包括频率合成器、多个滤波单元、压控振荡器、多个放大器和多个衰减器；参考信号经过频率合成器后输出到运算放大器，后经滤波后输出到压控振荡器，压控振荡器的输出反馈频率经过放大滤波之后在频率合成器与参考信号混频得到更低的反馈频率，形成稳定的闭环回路，压控振荡器的输出频率经放大滤波之后得到最终输出频率。

所述的晶振为超低相噪恒温晶振。

本发明的有益效果是：本发明提供了一种高鉴相频率捷变频锁相环电路，通过DDS小步进改变锁相环参考频率来实现频率捷变的方式，相对传统直接模拟频率合成方式大大简化了方案，克服传统捷变频电路方案复杂，体积大，成本高的缺点，在产品可靠性和稳定性方面有很大的提高。锁相环芯片的高鉴相频率能够提供更高频率更宽频段范围的信号输出，同时高的鉴相频率能保证最大限度的提高信号的相位噪声与鉴相杂散的对立关系，可以放宽环路带宽，优化相位噪声，改善频率切换时间。克服了低鉴相频率时，为保证鉴相杂散必须收紧环路带宽，导致相位噪声恶化。

附图说明

图1为高鉴相捷变频锁相环电路示意图；

图2为参考电路；

图3为DDS小步进电路；

图4为锁相环参考源电路；

图5为锁相环及输出电路。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，高鉴相频率捷变频锁相环电路，它包括参考电路、DDS小步进电路、锁相环参考源电路和锁相环及输出电路，参考电路产生两路信号，一路供DDS小步进电路输出小步进输出信号，另一路提供锁相环参考源电路的混频信号，锁相环参考源电路将小步进输出信号与混频信号混频后输出锁相环及输出电路的参考信号，锁相环及输出电路对参考信号进行滤波放大后输出最终频率信号。

如图2所示，参考电路包括晶振、谐波发生器、多个滤波单元、多个放大器、功率分配器和衰减器。晶振为100MHz超低相噪恒温晶振，晶振的输出端与谐波发生器的输入端连接，谐波发生器的输出端与第一滤波单元的输入端连接，第一滤波单元的输出端与第一放大器的输入端连接，第一放大器的输出端与第二滤波单元的输入端连接，第二滤波单元的输出端与功率分配器的输入端连接，功率分配器的一个输出端与第三滤波单元连接，另一个输出端与第四滤波单元连接，第四滤波单元的输出端与第二放大器的输入端连接，第二放大器的输出端与第五滤波单元连接，第五滤波单元的输出端与第一衰减器的输入端连接，第三滤波单元输出1100MHz的DDS小步进电路的参考信号，第一衰减器输出1100MHz的锁相环参考源电路的混频信号。

晶振经谐波发生器产生谐波谱线，经过放大滤波提取所需要的单频点信号，所述的单品点信号经功率分配器二功分后，一路滤波提供DDS小步进电路的参考信号，另一路继续放大滤波后提供锁相环参考源电路的混频信号。

如图3所示， DDS小步进电路包括多个滤波单元、数字合成器和放大器，第三滤波单元的输出端与数字合成器的输入端连接，数字合成器的输出端与第六滤波单元连接，第六滤波单元的输出端与第三放大器的输入端连接，第三放大器的输出端与第七滤波单元的输入端连接，第七滤波单元输出100~200MHz的小步进输出信号。参考电路提供的1100MHz参考信号经数字合成器合成后输出小步进频率信号，小步进频率信号经放大滤波之后得到100~200MHz的小步进输出信号。通过给DDS提供高频率的参考信号，使DDS输出小步进频率信号，DDS输出信号经放大滤波之后得到一定频率范围的小步进输出信号。

如图4所示，锁相环参考源电路包括混频器、多个滤波单元和放大器；第七滤波单元的输出端与混频器的一个输入端连接，第一衰减器的输出端与混频器的另一个输入端连接，混频器的输出端与第八滤波单元的输入端连接，第八滤波单元的输出端与第四放大器的输入端连接，第四放大器的输出端与第九滤波单元的输入端连接，第九滤波单元输出1200~1300MHz的锁相环及输出电路的参考信号。1100MHz的混频信号和100~200MHz小步进输出信号的经过混频器混频后，再经放大滤波，得到1200~1300MHz锁相环及输出电路的参考信号。

如图5所示，锁相环及输出电路包括频率合成器、多个滤波单元、压控振荡器、多个放大器和多个衰减器；第九滤波单元的输出端与频率合成器的一个输入端连接，频率合成器的输出端与运算放大器的输入端连接，运算放大器的输出端与3阶低通环路滤波单元的输入端连接，3阶低通环路滤波器的输出端与压控振荡器的输入端连接，压控振荡器的频率输出端与第二衰减器的输入端连接，第二衰减器的输出端与第十二滤波单元的输入端连接，第十二滤波单元的输出端与第五放大器的输入端连接，第五放大器的输出端与第十滤波单元的输入端连接，压控振荡器的反馈输出端与第三衰减器的输入端连接，第三衰减器的输出端与第六放大器的输入端连接，第六放大器的输出端与第十一滤波单元的输入端连接，第十一滤波单元的输出端与第四衰减器的输入端连接，第四衰减器的输出端与频率合成器的反馈输入端连接，第十滤波单元输出最终输出频率。

参考信号经过频率合成器后输出到运算放大器，后经滤波后输出到压控振荡器，压控振荡器的输出反馈频率经过放大滤波之后在频率合成器与参考信号混频得到更低的反馈频率，形成稳定的闭环回路，压控振荡器的输出频率经放大滤波之后得到最终输出频率。