一种用于MRI功率放大器的增益补偿电路及方法与流程

本发明涉及电子
技术领域：
，尤其涉及一种用于核磁共振成像MRI功率放大器的增益补偿电路及方法。
背景技术：
：MRI技术在医疗领域得到了广泛的应用。核磁共振成像也称磁共振成像，是利用原子核的固有特性，在脉冲信号的激励下，原子发生不同角度的翻转，从而接收线圈可以接收到原子恢复稳态的过程中所释放出的磁共振信号，然后通过系统处理来成像。MRI系统中，功率放大器是产生射频脉冲信号的重要部件之一。与一般通信系统或其他条件的射频功率放大器不同，磁共振系统对射频功率放大器的指标要求有所不同。由于原子核的固有特性，在特定磁场作用下能够激发特定原子发生翻转的信号的频率是固定的，因此磁共振成像系统的工作频率通常是固定频率的窄带信号。其次，功率放大器的线性度与成像质量的高低密切相关，线性度越高，成像图片越清晰。并且，针对人体不同部位成像，所需要的功率等级各不一致。由于磁共振系统通常要求功率放大器的输出功率较高，并且对功率放大器在射频小信号到大信号区间的增益线性度提出了较高的要求，而功率放大器的固有非线性特性将使得功率放大器从小信号到大信号工作时，其增益会出现先扩展后压缩的趋势，因此需要对功率放大器的增益进行线性控制，使得功率放大器从小信号到大信号区间工作时的增益波动保持在很小的范围内。目前对功率放大器进行增益线性度控制的方式主要有如下两种：一种是采用如图1所示的具有压控衰减器的模拟环路增益控制电路，对输入信号RFin和输出信号RFout进行耦合采样，检波并比较，得到相应的误差电压信号，误差电压信号通过运放放大到一定电平去调节压控衰减器的衰减值，进而达到整个环路的增益自动控制的目的。然而，由于压控衰减器的输入功率和对应的衰减值之间存在非线性特性，就导致压控衰减器增益不能被精确控制，同时模拟环路具有抗噪声性能差，受外界环境影响大，稳定性差等特点，使得增益线性化改善存在精度不够的缺点。另一种是采用如图2所示的具有数控衰减器的数字环路增益控制电路，对输入信号RFin和输出信号RFout进行耦合采样，然后通过高速数字模拟转换DAC芯片转换成对应的数字信号，在数字域上对输入和输出信号进行比较得到相应的控制字，数控衰减器在控制字的作用下自动对增益进行调节，但是数控衰减器的衰减量是离散的，会导致可调精度不够高。而现有的提高精度的数字衰减器电路设计复杂，成本也十分昂贵。技术实现要素：本发明的发明目的之一至少在于，针对上述现有技术存在的问题，提供一种抗干扰能力强，稳定性高，可调精度高，且电路复杂度低，响应时间快，成本低的用于MRI功率放大器的增益补偿电路及方法。为了实现上述目的，本发明采用的技术方案为：一种用于核磁共振成像MRI功率放大器的增益补偿电路，包括：第一模拟数字转换ADC芯片，现场可编程门阵列FPGA数字信号处理芯片，数字模拟转换DAC芯片，以及功率放大组件；其中，第一ADC芯片的输出端与FPGA数字信号处理芯片的输入端连接，用于将从输入端接收的输入射频信号转换为第一数字信号；FPGA数字信号处理芯片用于根据与输入射频信号对应的第一增益修正因子，对第一数字信号进行数字运算处理，获取第三数字信号；DAC芯片的输入端与FPGA数字信号处理芯片的输出端连接，用于将第三数字信号转换为模拟射频信号；功率放大组件与DAC芯片的输出端连接，用于将模拟射频信号放大到预设的功率等级，获取输出射频信号。优选地，上述增益补偿电路还包括：功率耦合检测电路，固定衰减器ATT，以及第二ADC芯片；其中，功率耦合检测电路与功率放大组件的输出端耦合连接，用于检测输出射频信号，获取耦合射频信号；ATT的输入端与功率耦合检测电路连接，输出端与第二ADC芯片的输入端连接，用于对耦合射频信号进行功率衰减；第二ADC芯片的输出端与FPGA数字信号处理芯片的输入端连接，用于将经过衰减的耦合射频信号转换为第二数字信号；FPGA数字信号处理芯片还用于对第一数字信号和第二数字信号进行比较运算，获取与输入射频信号对应的第一增益修正因子。优选地，上述第一ADC芯片，DAC芯片，以及第二ADC芯片的处理位数大于或等于10。优选地，上述功率放大组件包括小信号放大器AMP和大功率放大器PA；其中，PA包括一个或多个功率放大器管，工作在AB类工作模式，通过功率合成获取预设的功率等级。优选地，上述功率耦合检测电路的耦合系数大于或等于35dB，方向性大于或等于20dB。优选地，上述固定衰减器包括PI型电阻衰减器或T型电阻衰减器。优选地，上述增益补偿电路还包括温度传感器，与FPGA数字信号处理芯片的输入端连接，用于检测功率放大组件的工作温度；所述FPGA数字信号处理芯片还用于根据与功率放大组件的工作温度对应的第二增益修正因子，对第三数字信号进行数字运算处理，获取第四数字信号；所述DAC芯片还用于将第四数字信号转换为模拟射频信号。一种用于核磁共振成像MRI功率放大器的增益补偿方法，包括：第一模拟数字转换ADC芯片将从输入端接收的输入射频信号转换为第一数字信号；现场可编程门阵列FPGA数字信号处理芯片根据与输入射频信号对应的第一增益修正因子，对第一数字信号进行数字运算处理，获取第三数字信号；数字模拟转换DAC芯片将第三数字信号转换为模拟射频信号；功率放大组件将模拟射频信号放大到预设的功率等级，获取输出射频信号。优选地，上述增益补偿方法还包括：功率耦合检测电路检测输出射频信号，获取耦合射频信号；固定衰减器ATT对耦合射频信号进行功率衰减；第二ADC芯片将经过衰减的耦合射频信号转换为第二数字信号；FPGA数字信号处理芯片对第一数字信号和第二数字信号进行比较运算，获取与输入射频信号对应的第一增益修正因子。优选地，上述增益补偿方法还包括：温度传感器检测功率放大组件的工作温度；FPGA数字信号处理芯片根据与功率放大组件的工作温度对应的第二增益修正因子，对第三数字信号进行数字运算处理，获取第四数字信号；DAC芯片将第四数字信号转换为模拟射频信号。综上所述，由于采用了上述技术方案，本发明至少具有以下有益效果：1、通过第一模拟数字转换ADC芯片将从输入端接收的输入射频信号转换为第一数字信号；现场可编程门阵列FPGA数字信号处理芯片根据与输入射频信号对应的第一增益修正因子，对第一数字信号进行数字运算处理，获取第三数字信号；数字模拟转换DAC芯片将第三数字信号转换为模拟射频信号，由于增益补偿过程完全在数字域上处理，因此增强了抗干扰能力并提高了稳定性；2、通过采用固定衰减器对耦合射频信号进行功率衰减，其衰减量线性度高，因此能够提高可调精度，改善MRI系统功率放大器增益和功率线性化，显著地提高MRI系统的成像精度；而且，通过预先获取第一增益修正因子，简化了衰减控制电路的结构并降低了成本，进一步因降低增益补偿电路的复杂度而缩短了响应时间；3、通过温度传感器检测功率放大组件的工作温度，并根据对应的第二增益修正因子对第三数字信号进行数字运算处理，能够针对温度漂移引起修正因子变化的情况进行补偿，从而进一步提高了增益补偿的精度；4、功率放大组件进一步包括小信号放大器和大功率放大器，提高了整个链路在小信号和大信号条件下的增益稳定度。附图说明图1是现有技术中模拟环路控制电路原理框图；图2是现有技术中数字式环路控制电路原理框图；图3是本发明实施例一提供的用于MRI功率放大器的增益补偿电路原理框图；图4是本发明实施例二提供的用于MRI功率放大器的增益补偿电路原理框图；图5是本发明实施例三提供的用于MRI功率放大器的增益补偿电路原理框图；图6是本发明实施例四提供的用于MRI功率放大器的增益补偿方法的流程图；图7是本发明实施例五提供的用于MRI功率放大器的增益补偿方法的流程图；图8是本发明实施例六提供的用于MRI功率放大器的增益补偿方法中数据流向示意图。具体实施方式下面结合附图及实施例，对本发明进行进一步详细说明，以使本发明的目的、技术方案及优点更加清楚明白。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。实施例一如图3所示，本发明一实施例提供的用于MRI功率放大器的增益补偿电路包括：第一模拟数字转换ADC芯片1，现场可编程门阵列FPGA数字信号处理芯片2，数字模拟转换DAC芯片3，以及功率放大组件。具体地，第一ADC芯片1的输出端与FPGA数字信号处理芯片2的输入端连接，用于将从输入端接收的输入射频信号RFin转换为第一数字信号。FPGA数字信号处理芯片2用于根据与输入射频信号RFin对应的第一增益修正因子，对第一数字信号进行数字运算处理，获取第三数字信号。DAC芯片3的输入端与FPGA数字信号处理芯片2的输出端连接，用于将第三数字信号转换为模拟射频信号。功率放大组件与DAC芯片3的输出端连接，用于将模拟射频信号放大到预设的功率等级，获取输出射频信号。上述实施例中，通过第一模拟数字转换ADC芯片将从输入端接收的输入射频信号转换为第一数字信号；现场可编程门阵列FPGA数字信号处理芯片根据与输入射频信号对应的第一增益修正因子，对第一数字信号进行数字运算处理，获取第三数字信号；数字模拟转换DAC芯片将第三数字信号转换为模拟射频信号，由于增益补偿过程完全在数字域上处理，因此增强了抗干扰能力并提高了稳定性。实施例二如图4所示，本发明另一实施例提供的用于MRI功率放大器的增益补偿电路可以在上述实施例的基础上，进一步包括功率耦合检测电路6，固定衰减器ATT7，以及第二ADC芯片8。具体地，功率耦合检测电路6与功率放大组件的输出端耦合连接，用于检测输出射频信号RFout，获取耦合射频信号；优选地，功率耦合检测电路6的耦合系数大于或等于35dB，方向性大于或等于20dB。固定衰减器7的输入端与功率耦合检测电路6连接，输出端与第二ADC芯片8的输入端连接，用于对耦合射频信号进行功率衰减；具体地，固定衰减器7可以包括PI型电阻衰减器或T型电阻衰减器。第二ADC芯片8的输出端与FPGA数字信号处理芯片2的输入端连接，用于将经过衰减的耦合射频信号转换为第二数字信号。FPGA数字信号处理芯片2还用于对第一数字信号和第二数字信号进行比较运算，获取与输入射频信号RFin对应的第一增益修正因子。在优选的实施例中，第一ADC芯片1，DAC芯片3，以及第二ADC芯片8的处理位数可以大于或等于10。上述实施例中，通过采用固定衰减器对耦合射频信号进行功率衰减，其衰减量线性度高，因此提高了可调精度，改善了MRI系统功率放大器增益和功率线性化，显著地提高了MRI系统的成像精度；而且，通过预先获取第一增益修正因子，简化了衰减控制电路的结构并降低了成本，进一步因降低增益补偿电路的复杂度而缩短了响应时间。实施例三如图5所示，本发明另一实施例提供的用于MRI功率放大器的增益补偿电路可以在上述实施例的基础上，进一步包括温度传感器9，与FPGA数字信号处理芯片2的输入端连接，用于检测功率放大组件的工作温度。功率放大组件进一步可以包括小信号放大器AMP4和大功率放大器PA5；其中，PA5可以包括一个或多个功率放大器管，工作在AB类工作模式，通过功率合成获取预设的功率等级。相应地，FPGA数字信号处理芯片2进一步用于根据与AMP4和PA5的工作温度对应的第二增益修正因子，对第三数字信号进行数字运算处理，获取第四数字信号；DAC芯片3进一步用于将第四数字信号转换为模拟射频信号。上述实施例中，通过温度传感器检测功率放大组件的工作温度，并根据对应的第二增益修正因子对第三数字信号进行数字运算处理，能够针对温度漂移引起修正因子变化的情况进行补偿，从而进一步提高了增益补偿的精度；功率放大组件进一步包括小信号放大器和大功率放大器，提高了整个链路在小信号和大信号条件下的增益稳定度。实施例四如图6所示，本发明一实施例提供的用于MRI功率放大器的增益补偿电路方法包括以下步骤，这些步骤可以分别单独执行，并行执行，或者按照特定的顺序执行：步骤601：获取第一数字信号；具体地，第一模拟数字转换ADC芯片将从输入端接收的输入射频信号转换为第一数字信号；步骤602：获取第三数字信号；具体地，现场可编程门阵列FPGA数字信号处理芯片根据与输入射频信号对应的第一增益修正因子，对第一数字信号进行数字运算处理，获取第三数字信号；在优选的实施例中，本步骤还可以包括：功率耦合检测电路检测输出射频信号，获取耦合射频信号；固定衰减器ATT对耦合射频信号进行功率衰减；第二ADC芯片将经过衰减的耦合射频信号转换为第二数字信号；FPGA数字信号处理芯片对第一数字信号和第二数字信号进行比较运算，获取与输入射频信号对应的第一增益修正因子。进一步地，输入射频信号RFin的功率与第一增益修正因子的对应关系可以保存在如下表1所示的查找表(Look-Up-Table，LUT)中。具体地，LUT既可以预先存储在FPGA数字信号处理芯片中，也可以存储其他存储装置中。其中，输入射频信号RFin的功率范围为-40dBm～0dBm，步长为0.1dB。功率(dBm)第一增益修正因子-40a1-39.9a2-39.8a3-39.7a4-39.6a5-39.5a6……………………0an表1步骤603：获取模拟射频信号；具体地，数字模拟转换DAC芯片将第三数字信号转换为模拟射频信号；步骤604：获取输出射频信号；具体地，功率放大组件将模拟射频信号放大到预设的功率等级，获取输出射频信号。例如，当频率为f0且输入功率大小为-39.6dBm的输入射频信号RFin进入第一ADC芯片，并转换为第一数字信号后进入FPGA数字信号处理芯片时，FPGA数字信号处理芯片通过查找表1获取对应的第一增益修正因子a5，并通过乘法器将第一数字信号和第一增益修正因子a5相乘来放大或缩小射频数字信号的幅度，从而实现高精度地调整功率放大组件的增益和功率线性化。实施例五如图7所示，本发明另一实施例提供的用于MRI功率放大器的增益补偿电路方法包括以下步骤：步骤701：获取第一数字信号；具体地，第一模拟数字转换ADC芯片将从输入端接收的输入射频信号转换为第一数字信号；步骤702：获取第三数字信号；具体地，现场可编程门阵列FPGA数字信号处理芯片根据与输入射频信号对应的第一增益修正因子，对第一数字信号进行数字运算处理，获取第三数字信号；步骤703：获取工作温度；具体地，温度传感器检测功率放大组件的工作温度；步骤704：获取第四数字信号；具体地，FPGA数字信号处理芯片根据与功率放大组件的工作温度对应的第二增益修正因子，对第三数字信号进行数字运算处理，获取第四数字信号；步骤705：获取模拟射频信号；具体地，数字模拟转换DAC芯片将第四数字信号转换为模拟射频信号；步骤706：获取输出射频信号；具体地，功率放大组件将模拟射频信号放大到预设的功率等级，获取输出射频信号。在优选的实施例中，功率放大组件的工作温度与第二增益修正因子的对应关系，以及输入射频信号RFin的功率与第一增益修正因子的对应关系，可以保存在如下表2所示的LUT中。具体地，LUT既可以预先存储在FPGA数字信号处理芯片2中，也可以存储其他存储装置中，由FPGA数字信号处理芯片2在进行数字运算处理时进行读取。其中，功率放大组件的工作温度范围为10℃～50℃，步长为4℃。表2例如，当频率为f3且输入功率大小为-39.5dBm的输入射频信号RFin进入第一ADC芯片，并转换为第一数字信号后进入FPGA数字信号处理芯片时，功率放大组件的工作温度为18℃，FPGA数字信号处理芯片通过查找表2获取对应的第一增益修正因子a6和第二增益修正因子b3，并通过乘法器将第一数字信号和第一增益修正因子a6相乘获取第三数字信号，进一步地通过乘法器将第三数字信号和第二增益修正因子b3相乘来放大或缩小射频数字信号的幅度，从而实现高精度地调整功率放大组件的增益和功率线性化；并且，由于针对温度漂移引起的修正因子变化进行了补偿，从而进一步提高了增益补偿的精度。实施例六图8为本发明一实施例提供的用于MRI功率放大器的增益补偿电路方法中数据流向图。其中，FPGA芯片对第一ADC芯片数据进行功率计算，获取与第一数字信号对应的输入射频信号的功率值，然后查找LUT1获取对应的第一增益修正因子，通过乘法器将第一ADC芯片数据和第一增益修正因子相乘获取功率增益补偿后数据；FPGA数字信号处理芯片根据温度传感器数据查找LUT2获取对应的第二增益修正因子，通过乘法器将功率增益补偿后的数据和第二增益修正因子相乘获取温度补偿后数据。以上实施方式仅用于说明本发明的较佳实施例，而非对本发明的限制。相关
技术领域：
的技术人员在不脱离本发明的原则和范围的情况下，做出的各种替换、变型以及改进均应包含在本发明的保护范围之内。当前第1页1 2 3