一种适用于非理想电网情况下的软件锁相环的利记博彩app
【技术领域】
[0001] 本发明涉及一种适用于非理想电网情况下基于级联正弦信号延时消除（Cascade SineSignalDelayCancellation,CSSDC)方法的增强型软件锁相环CSSDC-PLL。包括了 CSSDC算子结构设计和基本的PLL结构设计，属于电网电压信号检测、分布式电源并网技术 等技术领域。
【背景技术】
[0002] PLL(Phase_LockedLoop，锁相环）是一种获取电网电压合成矢量的角度的有效方 法，而广泛应用于含并网变换器的分布式电源接入电网技术中。在理想电网情况下，它能实 现对电网电压合成矢量角度的快速准确的跟踪。
[0003] 当处于非理想电网情况下（三相电网电压不平衡或谐波含量较大），传统的基于 dq同步旋转坐标系的PLL方法在追踪角度时会产生较大偏差，使变换器控制系统失去对功 率信号的控制能力，将导致保护系统跳闸，甚至损坏并网变换器。因此，在这种情况下有必 要对传统的PLL方法进行改进。
[0004]基于级联正弦信号延时消除（CascadeSineSignalDelayCancellation,CSSDC) 方法的增强型锁相环，简称CSSDC-PLL。CSSDC-PLL由CSSDC算子组成和PLL组成。CSSDC 算子对输入信号进行处理，消除其中的谐波分量，剩余"纯净"的信号输入PLL。因此，PLL 的带宽可设置的很高，从而获得很好的系统动态性能，由谐波分量带来的稳态误差也被消 除了。总的来说，CSSDC-PLL在谐波消除能力、瞬态响应速度等方面具有较优特性。
【发明内容】
[0005] 本发明针对上述非理想电网情况下传统追踪电压相位时存在的问题，设计了一种 基于级联正弦信号延时消除方法的增强型锁相环，包括了对CSSDC算子结构设计和基本的 PLL结构设计，特别是对CSSDC算子的设计至关重要。本发明的目的是对传统单一的PLL的 方法监测电网电压信号的改进，从而对提高输入信号的谐波消除的能力和算法的瞬态响应 速度。
[0006] 为了达到上述目的，本发明的构思是：
[0007] 传统的监测电网电压角度的PLL方法在非理想电网电压情况下会产生较大的偏 差。本发明基于级联正弦信号延时消除方法的增强型锁相环包括CSSDC算子和PLL两个部 分。将多个DDSC串联组成SSDSC，每一个SSDC配置为消除特定次数的谐波分量，CSSDC消 除不希望的所有谐波分量。经过这样的"筛分"过程，只剩下正序基波分量，其作为输入信 号输入PLL。使用"谐波增益"来设计SSDC算子。一个谐波分量的SSDC的零增益表示这个 谐波分量信号经过这个SSDC后被消除。相反的，一个谐波分量的SSDC的增益为1，表示这 个谐波分量信号可以完全通过这个SSDC，没有衰减。CSSDC中的谐波增益等于所有的SSDC 的增益的乘积。
[0008] 根据上述发明构思，本发明采用下述技术方案：
[0009]谐波增益和SSDC算子的结构首先在dq坐标系下实现，因为正序基波电压信号在 该坐标系下为直流量，这样使SSDC的推导过程变得简单和直观。然后，dq坐标系下的SSDC 再转换到αβ坐标系下，这样可以避免将dq坐标系下的SSDC延迟引入PLL环路中，危害 系统的稳定。数学上可以证明，αβ坐标系下的SSDC具有和dq坐标系下的SSDC-样的 谐波增益，却不会危害系统的稳定，因为延迟已经在PLL环路外了。具体实现步骤如下： [0010] ⑴谐波信号的表示
[0011] 三相电网电压可以用旋转空间矢量或时域信号表不。表不方法有三种，分别为静 止abc坐标系、静止αβ坐标系、dq同步旋转坐标系。
[0012] 首先，在静止abc坐标系下
[0016] 式中，V为电网相电压峰值，Θ为电网电压合成矢量的相角。
[0017] 然后，在静止αβ坐标系下
[0020] 最后，在dq同步旋转坐标系下
[0023]式中，δ=θ-θ'，Θ'为d轴与a轴的角度差。为了简化，Θ'通常选择与Θ 相等，即将电网电压合成矢量定向到d轴上，所以，δ=〇，Vq=〇，vd=V。
[0024] 于是便可以得到abc坐标系、αβ坐标系、dq同步旋转坐标系之间的转换关系如 下：
[0027] 当电网电压是理想时，矢量按恒定速度ω=dΘ/dt旋转，να和vp都是理想 正弦信号。当电网电压不平衡和畸变时，，να和νe中含有一系列的谐波信号。
[0029] 式中，每一个谐波矢量的瞬时相位角妒=/?.欲+ #，ω= 2 31f为基波角频率，铲s 为初相角，谐波次数h= 0, ±1，±2, ±3, . . .，土H，h> 0时为正序谐波分量，h< 0时为负 序谐波分量。从（1-9)可知，当电网电压不平衡和畸变时，不再是一个矢量，而是一系列 的矢量之和。
[0030] 同样的，在dq旋转坐标系中
[0033] (2)基本的PLL结构
[0034] 基本的锁相环原理图如图1所示。三相电网电压通过3/2旋转变换得到静止坐标 系下正交的电压量μ。、μe，根据估算的电网角度对μ。、μe做同步旋转变换得到μd、 yq，通过反馈控制使得yq=〇,对Pi调节器输出Αω与初始电网角频率的累加值进行积 分运算，即可获得估算的同步旋转角度0。
[0035] (3)dq坐标下的SSDC算子
[0036] 当vab。不平衡或畸变时，电网同步PLL的目的是跟踪正序基波分量，其在dq坐 标系下为直流量6其它的部分（包括直流偏置，负序基波分量）都是谐波分量。此外，在 abc和αβ坐标系下的h+Ι次分量在dq坐标系下变为h次分量<。现在考虑半波对称的 正弦谐波信号，可以通过叠加滞后其半波的信号消除。如果这个结果除以2,对直流信号没 有影响。
[0037] 受此启发，一个时域的SSDC算子在dq坐标系下可以被定义为：
[0039]T为电网基波周期，η为延时因子，T/n为延迟时间。只要T已知，η可以被计算出， 确认Τ/η等于谐波信号的半个周期，这样就可以消除谐波。
[0040]d轴谐波分量vj(0、q轴谐波分量V】(0应用SSDC算子得
[0041]
[0045] 式中，g称为dqSSDCn算子对谐波空间矢量：4的的谐波增益。是复数，模为
[0046] 这两个量的意义：时域的SSDC算子相当于将信号i⑴乘以，延cot轴改变 了乂角度。可以很容易的证明，对同样阶次的正序和负序谐波它们的增益是共辄关系，
[0047] 当我们研究SSDC的谐波消除能力时，仅需要考虑，即增益的模，对所有的谐波 它们总是一样的。
[0048] 穴的范围是0-1。零增益表示SSDC完全消除谐波，1表示谐波经过SSDC后幅值 保持不变。0-1之间的值表示谐波被减弱而不是消除。
[0049] 因此，为了消除某一特定次数的谐波，确定SSDC的参数，使G'f=0，可得
[0051] 式中，k是整数，h为dq坐标系下谐波次数。这表示一个具有η的SSDC算子可以 消除相应的谐波信号。
[0052] (4)dq坐标系下的CSSDC-PLL
[0053] 当一个SSDC算子应用于vdq，所有h次的谐波都被消除了，其它的可能被减弱或保 持不变。
[0054] 虽然一个SSDC算子不能消除所有的谐波，但其并不改变那些不能消除的谐波的 频率。这样就有可能采用另外的SSDC算子消除剩余的谐波，所以多个SSDC算子在消除谐波 过程中，不互相干扰，将它们级联起来，组成CSSDC(级联正弦信号延时消除，CascadeSine SignalDelayCancellation,CSSDC)算子，可以被作用于输入信号，一步一步消除所有期 望消除的谐波。
[0055] 类似于SSDC算子，CSSDC算子消除谐波的能力由谐波增益决定。假定2个SSDC算 子dqSSDCj. ]、dqSSDCX]组成CSSDC算子dqSSDQX] =dqSSDCj. ] ·dqSSDCj·]，它 的增益可以通过推导得到
[0057] 因此，级联的谐波增益忒m .泛，即级联的增益是两个SSDC算子增益的乘 积。这个结论可以容易的推广到超过两个SSDC算子的情况。
[0058] 为了系统地发现消除不同谐波分量的延时因子η的值，（1-15)可以被迭代解出η。
[0059] 通过计算，3种SSDC和CSSDC算子被考虑：
[0060] ①dqSSDC4:这个SSDC算子延时因子η= 4，可以消除的谐波为h= ±2, ±6, ± 10,…（dq坐标系下），即h= -1，+3, _5, +7, _9, +11，…（αβ坐标系下）。换句 话说，可以消除负序基波分量和一些奇次谐波。
[0061] ②dqSSDC4,6,24:这个CSSDC算子有3个SSDC算子组成，延时因子分别为η= 4, 6, 24。可以消除的谐波h= -1，-2, +4, -5, +7, -8, +10, -11，+13, -14, +16, -17, +19,… (αβ坐标系下），即所有低于22次的对称谐波分量。
[0062] @(^550(：2,4,8, 16,32:这个0550(：算子有5个550(：算子组成，延时因子分别为11 = 2,4,8, 16,32。可以消除的谐波h= 0，-1，±2, ±3, ±4,…，±30,…（αβ坐标系下）， 即直流分量30次以下的所有对称和非对称谐波，还有一些高次谐波。当高次谐波不存在 时，dqSSDC32可以被省略，变为dqCSSDC2,4,