一种dc-dc转换器的制造方法
【技术领域】
[0001]本发明涉及电子电路技术领域，具体地，涉及一种DC-DC转换器。
【背景技术】
[0002]在电源管理领域，同步降压型DC-DC转换器的转换效率是一个非常重要的指标，要提高效转换率，必须减小转换器的各项功耗。在同步降压型DC-DC转换器的典型拓扑结构中，通常采用同步整流技术来提高转换器的转换效率。同步整流技术采用功率MOS管替代肖特基二极管。由于续流功率MOS管的导通压降远远小于肖特基二极管的正向导通压降，因而降低了续流功率MOS管在工作时所产生的损耗，大大提高了转换器的转换效率。图1是现有的同步降压型DC-DC转换器中不包括逻辑驱动电路的电路结构框图。如图1所示，输入端VIN通过高端PMOS管Ml连接到SW端，低端NMOS管M2的漏极连接到SW端，其源极连接到GND，电感L的一端连接SW端，其另一端连接输出端Vout。高端PMOS管Ml导通时对电感L进行充电，低端NMOS管M2导通时对电感进行放电。通过调节高端PMOS与低端NMOS的导通时间来控制电感L的充放电时间，从而实现转换器的输出端Vout输出一个稳定的直流电压信号。图2是现有的同步降压型DC-DC转换器的电路结构框图。如图2所示，所述转换器包括:比较器，控制逻辑电路，模拟及偏置电路，驱动电路，PMOS输出功率管Ml，NMOS输出功率管M2，电感L，负载电容CL，负载电阻RL和反馈电阻RF1、RF2。其中，比较器的负相输入端连接反馈电阻RF1、RF2的公共端，接收电压反馈信号VFB，其正相输入接收预设的控制电压信号VCTRL，其输出端输出差值放大信号PUMP，并连接至控制逻辑模块的输入端。控制逻辑模块，其输出信号HSON和LSON通过驱动模块分别控制PMOS功率管Ml和NMOS功率管M2导通或断开，其输出信号Sleep输入模拟及偏置模块，用于断开该模块，减小静态电流。该PMOS输出功率管Ml的源极接电源VIN，其漏极与电感L共同接到SW端。NMOS输出功率管M2的漏极与PMOS输出功率管Ml的漏极相连，其源极接地。电感L的一端连接SW端，其另一端连接输出端Vout。负载电容CL与负载电阻RL并联后跨接于DC-DC转换器的输出端Vout与地之间，反馈电阻RF1、RF2串联后跨接于DC-DC转换器的输出端Vout与地之间，其公共端输出电压反馈信号VFB。现有的同步降压型DC-DC转换器的转换效率随着负载电流的变化而变化。当转换器处于轻载时，转换器进入休眠状态。在休眠状态下，转换器的所有开关停止切换，芯片的大部分电路断开，负载通过输出电容来提供能量。此时，转换器的静态功耗降低，使得转换器的转换效率得到提高。
[0003]然而，对于整个转换器来说，这些电路的功耗本身较小，所以对于提高转换效率的效果不明显，致使转换器处于轻载时的转换效率依然偏低，影响其应用范围。此外，由于负载的变化会使得转换器的转换效率发生相应的变化。当转换器处于轻载状态时，转换器的转换效率显著降低。这影响了转换器的性能，也限制了转换器的应用范围。
【发明内容】
[0004]本发明的目的是提供一种DC-DC转换器。所述转换器在判断其负载为轻载时断开一部分输出功率管以降低开关损耗，从而避免了转换器在轻载时转换效率过低的问题，扩大了转换器的应用范围。
[0005]为了实现上述目的，本发明提供一种DC-DC转换器。所述转换器包括:比较器、过零比较器、控制逻辑电路、输出功率管、反馈电阻、电感、负载电容以及负载电阻，所述比较器，与所述反馈电阻的一端连接，用于接收电压反馈信号，并将所述电压反馈信号与预设的控制电压信号的差值进行放大以输出控制信号；所述过零比较器，与所述输出功率管的漏极连接，用于接收所述输出功率管的漏极的电压信号，并将所述电压信号与零电压信号进行比较以输出零电流检测信号；所述控制逻辑电路，用于接收所述控制信号和所述零电流检测信号，并根据所述控制信号和所述零电流检测信号产生逻辑控制信号；所述负载电容与所述负载电阻并联连接，且并联连接的所述负载电容和所述负载电阻与所述反馈电阻并联连接；所述电感的一端与所述输出功率管的漏极连接，其另一端与并联连接的负载电容、负载电阻以及反馈电阻的一端连接，所述转换器还包括:检测逻辑电路，与所述控制逻辑电路和所述过零比较器连接，用于根据所述零电流检测信号和所述逻辑控制信号判断所述转换器的输出端是否处于轻载状态；以及驱动电路，与所述控制逻辑电路和所述检测逻辑电路连接，用于在所述检测逻辑电路判断所述转换器的输出端处于轻载状态的情况下，根据所述逻辑控制信号产生栅极控制信号以断开一部分输出功率管，从而降低开关损耗。
[0006]优选地，所述反馈电阻包括第一反馈电阻和第二反馈电阻，且所述第一反馈电阻和所述第二反馈电阻串联连接。
[0007]优选地，所述比较器的反相输入端与所述第一反馈电阻和所述第二反馈电阻的公共端连接。
[0008]优选地，所述输出功率管包括PMOS输出功率管和NMOS输出功率管。
[0009]优选地，所述PMOS输出功率管包括第一 PMOS输出功率管和第二 PMOS输出功率管，其栅极均与所述驱动电路连接，其源极均与所述转换器的输入端连接，其漏极均连接到所述电感的一端。
[0010]优选地，所述NMOS输出功率管包括第一 NMOS输出功率管和第二 NMOS输出功率管，其栅极均与所述驱动电路连接，其源极均接地，其漏极均连接到所述电感的一端。
[0011]优选地，并联连接的负载电容、负载电阻以及反馈电阻的另一端接地。
[0012]优选地，所述逻辑控制信号包括第一逻辑控制信号和第二逻辑控制信号，所述控制逻辑电路的第一输出端输出所述第一逻辑控制信号，所述控制逻辑电路的第二输出端输出所述第二逻辑控制信号。
[0013]优选地，所述检测逻辑电路包括:第一 RS锁存器、第二 RS锁存器、第三RS锁存器、第四RS锁存器、第一与非门以及第二与非门，所述第一 RS锁存器，其置位端连接所述控制逻辑电路的第二输出端，其复位端连接所述过零比较器的输出端，其输出端连接所述第一与非门的第二输入端；所述第二 RS锁存器，其置位端连接所述过零比较器的输出端，其复位端连接所述控制逻辑电路的第一输出端，其输出端与所述第三RS锁存器的置位端和所述第二与非门的第一输入端连接；所述第三RS锁存器，其复位端连接第一与非门的输出端，其输出端连接第二与非门的第二输入端；所述第四RS锁存器，其置位端连接第二与非门的输出端，其复位端连接第一与非门的输出端，其输出端输出轻载检测信号；所述第一与非门，其第一输入端连接所述控制逻辑电路的第一输出端。
[0014]优选地，所述驱动电路包括:非门、第一反相器、第二反相器，第一与非门、第二与非门、第三与非门、第四与非门、第一缓冲器、第二缓冲器、第三缓冲器以及第四缓冲器，所述非门，其输入端连接所述过零比较器的输出端，其输出端连接所述第二与非门的第三输入端和所述第三与非门的第一输入端；所述第一反相器，其输入端连接所述控制逻辑电路的第二输出端，其输出端连接所述第一与非门的第二输入端和所述第二与非门的第二输入端；所述第一与非门，其第一输入端连接所述控制逻辑电路的第一输出端，其输出端连接所述第一缓冲器的输入端；所述第二与非门，其第一输入端连接所述控制逻辑电路的第一输出端，其输出端连接所述第二缓冲器的输入端；所述第二反相器，其输入端连接所述控制逻辑电路的第一输出端，其输出端连接所述第三与非门的第三输入端和所述第四与非门的第二输入端；所述第三与非门，其第二输入端连接所述控制逻辑电路的第二输出端，其输出端连接所述第三缓冲器的输入端；所述第四与非门，其第一输入端连接所述控制逻辑电路的第二输出端，其输出端连接所述第四缓冲器的输入端；所述第一缓冲器，其输出端连接所述第一PMOS输出功率管的栅极；所述第二缓冲器，其输出端连接所述第二 PMOS输出功率管的栅极；所述第三缓冲器，其输出端连接所述第二 NMOS输出功率管的栅极；所述第四缓冲器，其输出端连接所述第一 NMOS输出功率管的栅极。
[0015]通过上述技术方案，判断转换器的输出端是否处于轻载状态，在判断转换器的输出端处于轻载的状态下，断开一部分功率管以降低开关损耗，从而提高了转换器在轻载时的转换效率，扩大了转换器的应用范围。
【附图说明】
[0016]图1是现有的同步降压型DC-DC转换器中不包括逻辑驱动电路的电路结构框图；
[0017]图2是现有的同步降压型DC-DC转换器的电路结构框图；
[0018]图3是本发明提供的DC-DC转换器的电路结构框图；
[0019]图4是本发明提供的DC-