此第一上拉晶体管721截止。此时，输出端C的电压被下拉至低逻辑电位而输出低逻辑电位。
[0079]请参阅图8，是本发明另一实施例的示意图。如图所示，本实例电压转换电路80的构造与图5所示实施例大致相同，但本实施中，上部开关控制电路441具有一上部感测电路815，而下部开关控制电路443则无下部感测电路。
[0080]其中，电感器48连接于接点407和第二端405之间。上部小开关单元461和上部大开关单元463并接于输入端401和接点407之间。下部小开关单元465和下部大开关单元467并接于接点407和第一端403之间。
[0081]脉宽调制控制电路42用以产生具有高逻辑电位和低逻辑电位的脉波，用以调整电压转换电路80的输出电压。或门511的第一输入端连接脉宽调制控制电路42，第二输入端连接上部小开关单元461的控制端，输出端连接上部大开关单元463的控制端。
[0082]第一触发电路513的第一输入端连接或门511的输出端，第二输入端连接下部小开关单元465的控制端，输出端连接上部感测电路815的输入端a。第二触发电路531的第一输入端连接上部小开关单元461的控制端，第二输入端连接下部大开关单元467的控制端，输出端连接下部小开关单元465的控制端。
[0083]与门533的第一输入端连接下部小开关单元465的控制端，第二输入端连接脉宽调制控制电路42，输出端连接下部大开关单元467的控制端。上部感测电路815的感测端b连接接点407，输入端a连接第一触发电路513的输出端，输出端c连接上部小开关单元461的控制端。
[0084]上部感测电路815的输入端a是低逻辑电位时，当感测端b的电压等于或高于一上部预设电压时，输出端c输出低逻辑电位。上部感测电路815的输入端a是高逻辑电位时，输出端c输出高逻辑电位。
[0085]利用本发明的电压转换电路80的上述配置，当脉宽调制控制电路42欲截止下部小开关单元465和下部大开关单元467，并导通上部小开关单元461和上部大开关单元463时，脉宽调制控制电路42产生一低逻辑电位信号。此时，与门533的第二输入端接收低逻辑电位信号，并于输出端输出低逻辑电位信号令下部大开关单元467截止。
[0086]第二触发电路531的第二输入端因与门447的输出端转态而接收到一负缘信号，因此输出端输出一低逻辑电位，令下部小开关单元465截止。
[0087]同时，第一触发电路513的第二输入端因第二触发电路531的输出端转态而接收到一负缘信号，因此输出端输出一低逻辑电位。上部感测电路815的输入端a此时是低逻辑电位。
[0088]此时，接点407的接点电压因下部小开关单元465和下部大开关单元467都截止而逐渐上升。当感测端b电压，也就是接点电压，等于或高于上部预设电压时，输出端c输出低逻辑电位而令上部小开关单元461导通。
[0089]或门511的第一输入端接收脉宽调制控制电路42的低逻辑电位信号，第二输入端再接收上部感测电路815输出的低逻辑电位，因此输出低逻辑电位，令上部大开关单元463导通。
[0090]当脉宽调制控制电路42欲截止上部小开关单元461和上部大开关单元463，并导通下部小开关单元465和下部大开关单元467时，脉宽调制控制电路42产生一高逻辑电位信号。此时，或门511的第一输入端接收高逻辑电位信号，并于输出端输出高逻辑电位信号令上部大开关单元463截止。
[0091]第一触发电路513的第一输入端因或门511的输出端转态而接收到一正缘信号，因此输出端输出一高逻辑电位。此时，上部感测电路815的输入端a是高逻辑电位，因此输出端c输出高逻辑电位，令上部小开关单元461截止。
[0092]同时，第二触发电路531的第一输入端因上部感测电路815的输出端c转态而接收到一正缘信号，因此输出端输出一高逻辑电位令下部小开关单元465导通。
[0093]与门533的第二输入端接收脉宽调制控制电路42的高逻辑电位信号，第一输入端再接收第二触发电路531输出的高逻辑电位，因此输出高逻辑电位，令下部大开关单元467导通。
[0094]本发明的电压转换电路80可在截止下部小开关单元465和下部大开关单元467，并导通上部小开关单元461和上部大开关单元463时，因配置的特性，可依序先截止下部大开关单元467再截止下部小开关单元465，然后导通上部小开关单元461再导通上部大开关单元463，也就是先关闭大部分的下部电流通道，再快速将下部电流通道完全关闭，然后快速导通较小的上部电流通道，最后将上部电流通道完全导通。利用本发明的配置，可将空载时间大幅缩短，减少上部小开关单元461和上部大开关单元463因上冲现象而导通寄生晶体管的机率，防止产生漏电流的情形。
[0095]请参阅图9，是本发明上部感测电路一实施例的示意图。如图所示，本实施例的上部感测电路90包含:一上拉晶体管921、一第一下拉晶体管923、一第二上拉晶体管925、一传输门943、一感测晶体管941和一非门96。
[0096]其中，上拉晶体管921连接于一高逻辑电位端901和上部感测电路90的输出端c之间，第一下拉晶体管923连接于输出端c和一低逻辑电位端903之间。第二下拉晶体管925连接于第一下拉晶体管921的控制端和低逻辑电位端903之间，第二下拉晶体管925的控制端连接输入端a。
[0097]传输门943的正相控制端连接上拉晶体管921的控制端，反相控制端连接第二下拉晶体管925的控制端，其通道的一端连接第一下拉晶体管923的控制端。感测晶体管941连接于感测端b和传输门943的通道的另一端之间，其控制端连接输入端a。非门96的输入端连接输入端a，输出端连接上拉晶体管921的控制端。
[0098]在本发明的一实施例中第一下拉晶体管923和第二下拉晶体管925是N型金氧半场效晶体管或NPN型双极性结型晶体管。上拉晶体管921和感测晶体管941是P型金氧半场效晶体管或PNP型双极性结型晶体管。
[0099]利用本实施例的上部感测电路90，当上部感测电路90的输入端a是低逻辑电位时，第二下拉晶体管925和上拉晶体管921截止，感测晶体管941和传输门943导通。此时，当感测端b的电压等于或高于一上部预设电压时，其高电位会通过传输门943传送到第一下拉晶体管923的控制端，而令第一下拉晶体管923导通。因此，输出端c的电压被下拉至低逻辑电位而输出低逻辑电位。
[0100]当上部感测电路90的输入端a是高逻辑电位时，第二下拉晶体管925和上拉晶体管921导通，感测晶体管941和传输门943截止。第一下拉晶体管923的控制端因第二下拉晶体管925导通而为低逻辑电位，因此第一下拉晶体管923截止。此时，输出端c的电压被上拉至高逻辑电位而输出高逻辑电位。
[0101]请参阅图10，是本发明又一实施例的示意图。如图所示，本实施例电压转换电路100的构造与图4和图7所示实施例大致相同，但本实施例同时具有上部开关控制电路441的上部感测电路815和下部开关控制电路443的下部感测电路535。
[0102]其中，电感器48连接于接点407和第二端405之间。上部小开关单元461和上部大开关单元463并接于输入端401和接点407之间。下部小开关单元465和下部大开关单元467并接于接点407和第二端403之间。
[0103]脉宽调制控制电路42用以产生具有高逻辑电位和低逻辑电位的脉波，用以控制电压转换电路40的输出电压。或门511的第一输入端连接脉宽调制控制电路42，第二输入端连接上部小开关单元461的控制端，输出端连接上部大开关单元463的控制端。
[0104]第一触发电路513的第一输入端连接或门511的输出端，第二输入端连接下部小开关单元465的控制端。第二触发电路531的第一输入端连接上部小开关单元461的控制端，第二输入端连接下部大开关单元467的控制端。与门533的第一输入端连接下部小开关单元的控制端，第二输入端连接脉宽调制控制电路42，输出端连接下部大开关单