半导体装置的制造方法
【技术领域】
[0001]本实用新型一般涉及电子技术，并且更具体地，涉及半导体及其结构。
【背景技术】
[0002]在过去，电子产业利用各种方法和结构以形成半导体装置，包括在电路中与氮化镓(GaN)晶体管连接的硅金属氧化物半导体(MOS)场效应晶体管(FET)。在公开于2013年4月11日的发明人为Lal等人的美国专利公开号2013/0088280中描述了包括GaN和MOSFET的电路的一个示例。
[0003]在一些利用包括硅MOSFET和GaN晶体管的装置的应用中，瞬态电压可能发生，其可能导致损坏装置。例如，当施加信号以停用或关断MOS晶体管时，晶体管的漏极上的电压可能改变，其可能造成MOS晶体管的栅电极上的瞬态电压。在一些情况下，这些瞬态电压可以被称为栅极电压回跳(bounce)。在一些条件下，瞬态电压可能在MOS晶体管应该被停用时导致非有意的MOS晶体管的启用。该非有意的启用可能导致直通(shoot-through)电流，其可以造成功耗增加，或者损坏MOS晶体管或GaN晶体管之一或二者。
[0004]另外，在一些配置中，GaN晶体管可以具有大的泄漏电流。当GaN晶体管和MOS FET两者被停用时，来自GaN晶体管的泄漏电流可以导致大的跨MOS晶体管形成的漏极到源极电压(Vds)。在一些情况下，该大的Vds电压可以达到MOS晶体管的雪崩击穿电压，其可以最终使MOS晶体管变弱和/或造成长期的可靠性问题，或者甚至导致损坏MOS晶体管。
[0005]因此，希望具有包括MOS晶体管的半导体装置，所述MOS晶体管对栅电极上的瞬态电压具有降低的敏感度(例如在MOS晶体管停用期间)，或者其可以使来自施加到MOS晶体管的电流的损坏最小化。
【实用新型内容】
[0006]本公开的一个实施例的一个目的是提供包括MOS晶体管的半导体装置，所述MOS晶体管对栅电极上的瞬态电压具有降低的敏感度(例如在MOS晶体管停用期间)，或者其可以使来自施加到MOS晶体管的电流的损坏最小化。
[0007]根据一个实施例，提供了一种半导体装置，包括:M0S晶体管，形成为半导体衬底上的多个晶体管单元；所述多个晶体管单元的第一单元的体区，形成为具有宽度和长度的第一掺杂区，所述第一掺杂区具有第一导电类型；所述第一单元的源极区，形成为所述第一掺杂区内的第二掺杂区，所述第二掺杂区具有第二导电类型；栅极结构，与所述源极区以及所述体区的一部分相邻地形成，所述栅极结构具有内栅极导体，所述内栅极导体连接到外栅极导体，所述外栅极导体在所述半导体衬底上并且在所述栅极结构的外部；以及所述第一掺杂区的掺杂浓度被形成为沿着所述第一掺杂区的长度随着距所述外栅极导体的距离的增加而增加。
[0008]根据一个实施例，所述掺杂浓度随着距所述内栅极导体和所述外栅极导体的相交处的距离增加而增加。
[0009]根据一个实施例，所述MOS晶体管包括下列的一个:平面MOS晶体管，其栅极结构的一部分与所述第一掺杂区的一部分邻近并且在所述第一掺杂区的所述一部分上；或者垂直MOS晶体管，其中所述半导体衬底的一部分形成所述MOS晶体管的漏极区的一部分，所述垂直MOS晶体管包括包含栅极导体的沟槽栅极结构，其中所述栅极结构延伸到所述第一掺杂区中一段距离，并且其中所述栅极结构的第一部分与所述第一掺杂区相邻并且所述栅极结构的第二部分与所述第二掺杂区相邻。
[0010]根据一个实施例，所述多个晶体管单元中的每个晶体管单元包括体区，所述体区具有沿着所述第一掺杂区的长度随着距所述外栅极导体的距离增加而增加的掺杂浓度。
[0011]根据一个实施例，所述多个晶体管单元中的每个晶体管单元包括在所述第一掺杂区上或者延伸到所述第一掺杂区中的栅极结构。
[0012]根据另一个实施例，提供了一种半导体装置，包括:M0S晶体管，形成在半导体衬底上；体区；栅极结构，沿着所述体区的长度与所述体区相邻；以及其中所述半导体装置的阈值电压具有在所述半导体装置的内部部分处的第一值和在远离所述内部部分的所述半导体装置的另一部分处的第二值，其中所述第二值小于所述第一值。
[0013]根据一个实施例，所述第一值在所述栅极结构与所述体区的内部部分相邻的内部部分处形成，而所述第二值在所述栅极结构与所述体区的末端部分相邻的其它部分处形成。
[0014]根据一个实施例，所述阈值电压随着沿着所述体区的所述长度的距离而变化。
[0015]根据一个实施例，所述半导体装置是硅MOS晶体管，而所述硅MOS晶体管的体区在所述硅MOS晶体管的所述内部部分处具有第一掺杂浓度，和在所述硅MOS晶体管的所述另一部分处具有第二掺杂浓度，其中所述第一掺杂浓度大于所述第二掺杂浓度。
[0016]根据一个实施例，所述第一掺杂浓度随着距所述硅MOS晶体管的所述另一部分的距离增加而从所述第二掺杂浓度增加。
[0017]根据另一个实施例，提供了一种半导体装置，包括:M0S晶体管，形成为半导体衬底上的多个晶体管单元，所述MOS晶体管具有MOS栅极、源极和漏极；第一晶体管，由III系或者IV系半导体材料形成，所述第一晶体管具有第一栅极、第一源极和第一漏极；所述MOS晶体管与所述第一晶体管按照共源共栅配置耦接，所述MOS晶体管具有MOS栅极和MOS源极；以及电阻器或背对背二极管的一方，按照串联配置耦接到所述MOS栅极和所述MOS源极之间。
[0018]根据本公开的多种实施例，可以提供包括MOS晶体管的半导体装置，所述MOS晶体管对栅电极上的瞬态电压具有降低的敏感度(例如在MOS晶体管停用期间)，或者其可以使来自施加到MOS晶体管的电流的损坏最小化。
【附图说明】
[0019]图1示意性地示出了根据本实用新型的半导体装置的一部分的实施例的示例；
[0020]图2示出了是根据本实用新型的作为装置10的晶体管的替代实施例的硅MOS晶体管的一部分的实施例的示例的放大了的平面图；
[0021]图3示出了根据本实用新型的图2的晶体管的部分的放大了的等距图；
[0022]图4是具有示出了根据本实用新型的图2和图3的晶体管的体区的相对掺杂浓度的一个示例实施例的曲线的图；
[0023]图5示意性地示出了根据本实用新型的可以用于评估图2和图3的晶体管的一些参数的分布式元件电路模型的一部分的实施例的不例；
[0024]图6示出了根据本实用新型的图2和图3的晶体管的另一部分的实施例的示例的放大了的截面；
[0025]图7示出了是根据本实用新型的作为图1到图3的晶体管的替代实施例的另一硅MOS晶体管的一部分的实施例的示例的放大了的截面；
[0026]图8示出了是根据本实用新型的作为图1到图3以及图7的晶体管的替代实施例的另一硅MOS晶体管的一部分的实施例的示例的放大了的截面；
[0027]图9示意性地示出了是根据本实用新型的作为图1的半导体装置的替代实施例的半导体装置的一部分的实施例的示例；
[0028]图10示意性地示出了根据本实用新型的作为图1和图9的半导体装置的替代实施例的另一半导体装置的一部分的实施例的示例；以及
[0029]图11示出了根据本实用新型的晶体管的一部分的实施例的示例的放大了的平面图，其示出了适合与图1到图4以及图6到图7的晶体管一起使用的可选元件的示例。
[0030]为了图示(一个或多个)的简明和清楚，图中的元件不是必须按比例的，一些元件为了图示的目的可以被夸大，并且不同图中的相同的附图标记指代相同的项，除非另有说明。另外，为了说明的简明，可以省略众所周知的步骤和元件的细节和说明。如此处所使用的，电流承载元件或者电流承载电极意指承载通过装置的电流的所述装置的元件(诸如MOS晶体管的源极或漏极、或者双极型晶体管的发射极或集电极、或者二极管的阴极或阳极)；而控制元件或者控制电极意指控制通过装置的电流的所述装置的元件(诸如MOS晶体管的栅极或者双极型晶体管的基极)。另外，一个电流承载元件可以承载沿一个方向通过装置的电流(诸如承载进入装置的电流)，而第二电流承载元件可以承载沿相反的方向通过装置的电流(诸如承载离开装置的电流)。尽管所述装置此处可以被解释为某些N沟道装置或P沟道装置或者某些N型掺杂区或P型掺杂区，但本领域一般技术人员将理解，根据本实用新型互补装置也是可以的。本领域一般技术人员理解，导电类型指的是导电发生的机理(诸如通过空穴或电子传导)，因此，导电类型不是指掺杂浓度而是指掺杂类型(诸如P型或N型)。本领域技术人员将理解，如此处使用的“期间” “同时”以及“当……时”这些与电路操作相关的词不是意指在起始动作时动作立刻发生的准确的术语，而是可以在由起始动作引起的反应之间存在一些小的但合理的延迟(诸如各种传播延